Полевой транзистор с гетеропереходом - заявка 2016140219 на патент на изобретение в РФ

1. Способ изготовления полевого транзистора с гетеропереходом, содержащего полупроводниковую структуру из наложенных друг на друга слоев, включающий:
a) обеспечение на слое подложки (1):
буферного слоя (2), состоящего из полупроводникового материала с гексагональной кристаллической структурой Ga(1-x-y)Al(x)In(y)N, где x и y имеют значения в интервале от 0 включительно до 1 включительно, а сумма x+y меньше или равна 1;
канального слоя (3) на буферном слое, причем этот канальный слой состоит из материала с гексагональной кристаллической структурой Ga(1-z-w)Al(z)In(w)N, где z и w могут иметь значения в интервале от 0 включительно до 1 включительно, сумма z+w меньше или равна 1, а по меньшей мере один из z и w отличается от x или y соответственно;
барьерного слоя (4) на этом канальном слое, причем этот барьерный слой состоит из материала с гексагональной кристаллической структурой Ga(1-z'-w')Al(z')In(w')N, где z' и w' могут иметь значения в интервале от 0 включительно до 1 включительно, сумма z'+w' меньше или равна 1, а по меньшей мере один из z' и w' отличается от z или w соответственно;
b) нанесение диэлектрического маскирующего слоя (5) на барьерный слой;
c) выполнение отверстия в диэлектрическом маскирующем слое;
d) выращивание эпитаксией при высокой температуре полупроводникового материала (6, 6’) с гексагональной кристаллической структурой Ga(1-x'-y')Al(x')In(y')N, легированного германием, где x' и y' имеют значения в интервале от 0 включительно до 1 включительно, а сумма x'+y' меньше или равна 1, на зоне роста, заданной выполненным в маскирующем слое отверстием;
e) нанесение контактного электрода истока или стока (15, 16) на материал, нанесенный эпитаксией на стадии d);
f) нанесение электрода затвора (13) в местоположении вне зоны роста.
2. Способ по п. 1, в котором в ходе стадии d) применяют метод эпитаксии из газовой фазы металлоорганических соединений.
3. Способ по п. 1, в котором в ходе стадии d) применяют метод молекулярно-пучковой эпитаксии.
4. Способ по любому из пп. 1-3, в котором материал, нанесенный эпитаксией на стадии d), представляет собой материал GaN, легированный германием.
5. Способ по любому из пп. 1-4, в котором стадию e) нанесения контактного электрода осуществляют без отжига для сплавления.
6. Способ по любому из пп. 1-5, в котором стадию d) осуществляют при температуре строго большей, чем 960°C, и меньшей или равной 1150°C.
7. Полевой транзистор с гетеропереходом, содержащий полупроводниковую структуру из наложенных друг на друга слоев, содержащую в порядке наслоения на слой подложки (1):
- буферный слой (2), состоящий из материала с гексагональной кристаллической структурой Ga(1-x-y)Al(x)In(y)N, где x и y имеют значения в интервале от 0 включительно до 1 включительно, а сумма x+y меньше или равна 1;
- канальный слой (3) на буферном слое, причем этот канальный слой состоит из материала с гексагональной кристаллической структурой Ga(1-z-w)Al(z)In(w)N, где z и w могут иметь значения в интервале от 0 включительно до 1 включительно, сумма z+w меньше или равна 1, а по меньшей мере один из z и w отличается от x или y соответственно;
- барьерный слой (4) на этом канальном слое, причем этот барьерный слой состоит из материала с гексагональной кристаллической структурой Ga(1-z'-w')Al(z')In(w')N, где z' и w' могут иметь значения в интервале от 0 включительно до 1 включительно, сумма z'+w' меньше или равна 1, а по меньшей мере один из z' и w' отличается от z или w соответственно;
- слой эпитаксиального материала (6, 6'), нанесенный эпитаксией при высокой температуре на зоне роста, соответствующей местоположению отверстия, выполненного в диэлектрическом маскирующем слое (5), причем этот выращенный материал обладает гексагональной кристаллической структурой и состоит из легированного германием Ga(1-x'-y')Al(x')In(y')N, где x' и y' имеют значения в интервале от 0 включительно до 1 включительно, а сумма x'+y' меньше или равна 1;
- контактный электрод (15, 16) на слое выращенного материала и электрод затвора (13) в местоположении снаружи от зоны роста.
8. Монолитная сверхвысокочастотная интегральная схема, содержащая транзистор по п. 7.
Наверх