Опорная архитектура в памяти с узлами пересечения - заявка 2016146212 на патент на изобретение в РФ

1. Устройство содержащее:
контроллер памяти, выполненный с возможностью выбора целевого элемента памяти для операции доступа к памяти, при этом контроллер содержит:
схему переключения линии слова (WL), выполненную с возможностью выбора глобальной WL (GWL), и локальной WL (LWL), ассоциированных с целевым элементом памяти;
схему переключения линии битов (BL), выполненную с возможностью выбора глобальной BL (GBL), и локальной BL (LBL), ассоциированных с целевым элементом памяти; и
схему опроса, содержащую первую емкость схемы опроса и вторую емкость схемы опроса, при этом схема опроса выполнена с возможностью предварительного заряда выбранной GWL, LWL и первой емкости схемы опроса до напряжения WL смещения WLVDM, получения опорного напряжения (VREF), с использованием заряда по выбранной GWL и заряда первой емкости схемы опроса, определения состояния целевого элемента памяти по меньшей мере частично на основе VREF и обнаруженного напряжения VLWL элемента памяти.
2. Устройство по п. 1, в котором цепь переключения BL выполнена с возможностью приложения напряжения смещения BL (BLVDM) к выбранной LBL.
3. Устройство по п. 1, дополнительно содержащее регулировочную емкость, причем VREF по меньшей мере частично основано на регулировочной емкости.
4. Устройство по п. 3, в котором регулировочная емкость содержит по меньшей мере одну из цепи настроечного конденсатора и не выбранной GWL.
5. Устройство по п. 3 или 4, в котором сумма емкости GWL и первой емкости цепи опроса равна сумме второй емкости цепи опроса и регулировочной емкости.
6. Устройство по любому из пп. 1-3, дополнительно содержащее усилитель опроса, включающий в себя первый вход, соединенный со второй емкостью цепи опроса, и второй вход, соединенный с первой емкостью цепи опроса, при этом цепь опроса выполнена с возможностью соединения первого входа со вторым входом, для получения VREF.
7. Устройство по п. 6, в котором усилитель опроса выполнен с возможностью приема определяемого напряжения (VSENSE), относящегося к VREF и VLWL, сдвига уровня VSENSE и VREF, для промежуточных положительных опорных напряжений и преобразования промежуточных напряжений в выход логического уровня, соответствующий состоянию целевого элемента памяти.
8. Способ, содержащий этапы, на которых:
выбирают, с помощью контроллера памяти, целевой элемент памяти для операции доступа к памяти;
выбирают, с помощью цепи переключения линии слова (WL), глобальную WL (GWL) и локальную WL (LWL), ассоциированные с целевым элементом памяти;
выбирают, с помощью цепи переключения линии битов (BL), глобальную BL (GBL) и локальную BL (LBL), ассоциированную с целевым элементом памяти;
предварительно заряжают, с помощью схемы опроса, выбранную GWL, LWL и первую емкость цепи опроса до напряжения смещения WL WLVDM;
формируют, с помощью цепей опроса, опорное напряжение (VREF), используя заряд выбранного GWL и заряд первой емкости цепи опроса; и
определяют, с помощью цепей опроса, состояние целевого элемента памяти по меньшей мере частично на основе VREF, и обнаруживают напряжение элемента памяти VLWL.
9. Способ по п. 8, дополнительно содержащий этап, на котором:
прикладывают, с помощью цепи переключения BL, напряжение смещения BL (BLVDM) к выбранной LBL.
10. Способ по п. 8, в котором VREF по меньшей мере частично основано на регулировочной емкости.
11. Способ по п. 10, в котором сумма емкости GWL и первой емкости цепи опроса равна сумме второй емкости цепи опроса и регулировочной емкости.
12. Способ по п. 10, в котором регулировочная емкость содержит по меньшей мере одну из цепи настроечного конденсатора и невыбранной GWL.
13. Способ по п. 8, дополнительно содержащий этап, на котором:
осуществляют соединение, с помощью цепи опроса, первого входа усилителя опроса со вторым входом усилителя опроса, для получения VREF, при этом первый вход соединен со второй емкостью цепи опроса, а второй вход соединен с первой емкостью цепи опроса.
14. Способ по п. 13, дополнительно содержащий этапы, на которых:
принимают, с помощью усилителя опроса, определяемое напряжение (VSENSE), относящееся к VREF и VLWL;
выполняют сдвиг уровня, с помощью усилителя опроса, VSENSE и YREF, для промежуточных положительных опорных напряжений; и
преобразуют, с помощью усилителя опроса, промежуточные напряжения до логического уровня, выводимого так, чтобы он соответствовал состоянию целевого элемента памяти.
15. Система содержащая:
процессор;
массив памяти с узлами пересечения, включающий в себя целевой элемент памяти, целевую линию слова (WL) и целевую линию бита (BL), при этом целевой элемент памяти соединен между целевой WL и целевой BL; и
контроллер памяти, соединенный с процессором и массивом памяти с узлами пересечения, причем контроллер памяти выполнен с возможностью выбора целевого элемента памяти для операции доступа к памяти, при этом контроллер содержит:
цепь переключения линии слова (WL), выполненную с возможностью выбора глобальной WL (GWL) и локальной WL (LWL), ассоциированных с целевыми элементом памяти;
цепь переключения линии битов (BL), выполненную с возможностью выбора глобальной BL (GBL) и локальной BL (LBL), ассоциированных с целевым элементом памяти; и
цепь опроса, содержащую первую емкость цепи опроса и вторую емкость цепи опроса, причем цепь опроса выполнена с возможностью предварительного заряда выбранной GWL, LWL и первой емкости цепи опроса до напряжения смещения WL WLVDM, получения опорного напряжения (VREF), используя заряд выбранной GWL и заряд первой емкости цепи опроса, и определения состояния целевого элемента памяти, по меньшей мере частично на основе VREF и обнаруженного напряжения VLWL элемента памяти
16. Система по п. 15, в которой цепь переключения BL выполнена с возможностью приложения напряжения смещения BL (BLVDM) к выбранной LBL.
17. Система по п. 15, дополнительно содержащая регулировочную емкость, при этом VREF по меньшей мере частично основано на регулировочной емкости.
18. Система по п. 17, в которой регулировочная емкость содержит по меньшей мере одну из цепи настроечного конденсатора и невыбранной GWL.
19. Система по п. 17 или 18, в которой сумма емкости GWL и первой емкости цепи опроса равна сумме второй емкости цепи опроса и регулировочной емкости.
20. Система по п. 15 или 16, дополнительно содержащая усилитель опроса, содержащий первый вход, соединенный со второй емкостью цепи опроса, и второй вход, соединенный с первой емкостью цепи опроса, причем цепь опроса выполнена с возможностью соединения первого входа со вторым входом, для получения VREF.
21. Система по п. 20, в которой усилитель опроса выполнен с возможностью приема определяемого напряжения (VSENSE), относящегося к VREF и VLWL, до VSENSE и VREF сдвига уровня, для промежуточных положительных опорных напряжений и преобразования промежуточных напряжений в выход логического уровня, соответствующий состоянию целевого элемента памяти.
22. Система, включающая в себя по меньшей мере одно устройство, выполненное с возможностью выполнения способа по любому из пп. 8-14.
23. Устройство, содержащее средство для выполнения способа по любому из пп. 8-14.
Наверх