Устройство для контроля памяти
0 П И-С А Н И Е
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советским
Социалистическим
Республик
Р М К з G 11 С 29/00 с присоединением заявки ¹â€” Государственный комитет СССР но делам изобретений и открытий. (23) Приоритет — - РЗ)УДК Е81.327 (088.87 Опубликовано 280283 Бюллетень ¹ 8 . Дата опубликования описания 280283 В.Н,щуть и Л.К.Федорцов /,,- (72) Авторы изобретения (71) Заявитель »"»»» 1 - ». (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАМЯТИ Изобретение относится к запоминаю- щим устройствам. Известное устройство для контроля памяти, содержащее счетчик адресов, подключенный к блоку формирования адресов, блОку сравнения адресов и блоку анализа, коммутатор, соединенный с блоком формирования чисел, счетчик циклов, подключенный к блокам сравнения адресов и циклов, счетчик адресньис операций, дешифратор, блок сравнения количества циклов, амплитудновременной дискриминатор, програмный блок и блок унравления 1 11. Данное устройство производит тес-. товый контроль взаимосвязей между адресными ячейками и между разрядами блоков памяти. При этом устройство позволяет проверить блоки памяти динамическими тестами "бегающая 1" нли "0", "шахматный порядок" и "перемен-.. ное циклирование". Недостатками этого устройства являются сложность и большие аппаратные затраты. Наиболее близким к предлагаемОму по технической сущности является устройство для контроля оперативной памяти, содержащее первый счетчик, регистр числа н блок управления, подключенные к выходным шинам .устройства, основные коммутаторы, выходы которых соединены с входами регистра числа, второй н третий счетчики, формирователь, счетный триггер, полусумматор, дополнительный коммутатор и элемент и 12). Это устройство формирует контролирующий тест типа "дождь" и"адресный код". Недостатком данного устройства является невысокое быстродейстВие.. Например, для проверки полного объема памяти 512 к байт машины EC-1022 с помощью этого устройства требуется несколько часов. Время проверки растет пропорционально квадрату числа адре-, сов памяти. Для производственного Контроля, когда необходимо быстро вы ловить все недостающие и лишние связв, неизбежные на этапе изготовления, та» кое устройство не может устраивать пО производительности. Цель изобретения - повьыение быст. родействия и упрощение устройства. Поставленная цель достигается тем„ что в устройс. тво для контроля памяти содержащее адресный счетчик, блок местного управления, коммутаторы и схему сравнения, одни из входов кото» рой соединены с выходами коммутаторов, 1001180 а другие являются одними из входов устройства, выходами которого являются выходы коммутаторов, одни из выходов.счетчика и первый выход блока местного управления, второй и третий выходы которого подключены соответст- 5 венно к управляющим входам адресного счетчика и коммутаторов, а входы блока местного управления соединены с одним иэ выходов схемы сравнения и другим выходом адресного счетчика, введен блок постоянной памяти, вход которого соединен с четвертым выходом блока местного управления, а выходы подключены к одним из входов коммутаторов, другие входы которых соединены соответ15 ственно с одними из выходов адресного счетчика и другими выходами схемы сравнения, а также тем, что блок мест° ного управления содержит генератор импульсов, триггеры, распределитель щ импульсов и синхронизаторы, выходы которых являются выходами блока, причем выходы триггеров подключены к одним из входов синхронизаторов и распределителя импульсов, другой вход ко- 25 торого соединен с выходом генератора импульсов, одни из входов триггеров и другой вход первого синхронизатора объединены и являются первым входом блока, другие входы второго и третье-,зО го синхронизаторов подключены к выхо;ду распределителя импульсов, другие входы триггеров и четвертого синхронизатора,объединены и являются вторым входом блока. На фиг. 1 изображена структурная схема устройства для контроля памяти; на фиг. 2 — таблицы, содержащие тестовые .наборы., Устройство для контроля памяти (фиг. 1) содержит блок 1 местного 4О управления, адресный счетчик 2, ком- . мутаторы 3, блок 4 постоянной памяти и схему 5 сравнения. Входы и выходы устройства подключаются. к соответствующим выходам и входам контролируе- 45 мого блока б памяти. Блок 1 местного управления содержит генератор 7 импульсов, распределитель 8 импульсов, триггеры 9 и син-. хронизаторы 10-13, являющиеся комби- Я) национными схемами. Синхронизатор 10 предназначен для выбора информационного канала,, выбор которого зависит от того на каком этапе выполнения алгоритма находится 55 устройство. Синхронизатор 11 получает распределенные во времени сигналы с выхода .распределителя 8. Выходными сигнала-,. ми синхронизатора 11 являются два 6О сигнала "Запись" и "Считывание", оче-, редность поступления которых на блок б памяти определяется состоянием триггеров 9 (запись-считывание, либо считывание-запись). 65 Синхронизатор 12 служит для подачи импульсов на прямой либо инверсный входы счетчика 2 (в зависимости от положения триггеров 9,.т. е. кода состояния). При этом за цикл работы распределителя 8 происходит переход от одного адреса памяти к другому. Синхронизатор 13 предназначен для1 выбора очередного слова с блока 4 и передачи его через коммутаторы 3 на информационный вход блока б памяти. При переполнении (обнулении ) адресного счетчика 2 происходит смена считываемого с блока 4 слова. Предлагаемое устройство производит тестовый контроль взаимовлияний между разрядами числа К внутри одного адреса, а также взаимовлияние адресов. Суть контроля взаимовлияний между ячейками памяти, относящимися к одному К вЂ” разрядному числу (машинному слову) или иначе, ячейками, имеющими общий адрес (фиг. 2). Строки таблицы 1 содержат.ttt -разрядные двоичные коды чисел от 0 до К-1, где щ= ОО К. Строки таблицы 2 инвертированы по отношению к строкам таблицы 1 ° Тест заключается в последовательной записи по каждому адресу памяти двоичных К-разрядных кодов, составляющих столбцы таблиц 1 и 2. Так,. двоичный код первого столбца таблицы 1 проверяет наличие параэитного влияния нечетных разрядов(1,3,5 и т.д.) на четные (0,2,4 и т.д.) . Если между первой и второй ячейками памяти одного К-разрядного слова (числа) будет замыкание, то при первой проверке (записи,первого столбца) во вторую ячейку запишется ложная единица. Столбцы таблиц 1 и 2 хранятся в блоке 4. Так как взаимовлияние ячеек памяти может быть как двусторонним (гальваническое заьыкание), так и односторонним (полупроводниковая связь), то для полноты теста необходима таблица 2 (обратная. к таблице 1). Первый столбец таблицы 2 проверяет наличие обратного влияния, т. е. четных разрядов (0,2,4 и т. д.) на нечетные (1,3,5 и та де) Устройство работает следующим об|разом. По сигналу с блока 1 в адресный счетчик 2 заносится единица. С выходов адресного. счетчика 2 параллельный код поступает на адресные шины контролируемого блока б памяти и на первые информационные входы коммутаторов 3. По коду, установленному блоком 1 на 1 правляющих входах коймутаторов 3, первые информационные входы. коммутируются на выходы, адресный код с выходов коммутаторов 3 поступает на. информационные входы блока б памя1001180 Формула изобретения ти, где по сигналу "Запись" с выхода блока 1 записывается в ячейки памяти первого адреса.- Затем с блока 1 поступает еще один импульс в счетчик 2, который переходит в состояние, равное второму адресу-. Сигнал "Чтение" с выхода блока 1 поступает на вход блока б памяти, с ячеек второго адреса которого считанная информация поступает в схему 5 сравнения где сравнивается. на ноль. В случае нулевой считанной информации блок 1 осуществляет запись в ячейки второго адреса адресного кода .с выходов коммутаторов 3. Записывае мый код с адресного счетчика 2 через 45 коммутаторы 3 поступает на информаци онные входы блока б памяти и равен второму адресу. АналоГичные операции повторяются с ячейками третьего адре- са и т. д. вплоть до полного заполне-20 ния всего объема памяти. При очередном считывании, в случае получения ненулевой информации на вход блока 1 поступает сигнал со схемы 5 сравнения. По этому сигналу даль-25 нейшая работа блока 1 приостанавливается, а на блоке индикации (не показан) высвечивается адрес, показанный счетчиком 2, и считанный по данному адресу код, который однозначно указы- ЗО вает адрес памяти, выбираемый одновременно с текущим адресом. Таким образом, могут быть обнаружены все возможные взаимовлияния адресов и указан их точный адрес, 35 По окончании проверки взаимовлияния адресов устройство переходит к проверке влияния разрядов внутри числа. Для этого по сигналу с блока 1 из блока 4 считывается первое слово, соответствующее первому столбцу таблицы .1 (фиг. 2 . Считанное слово через вторые информационные входы коммутаторов 3 поступает на информационные входы блока б, на адресных входах которого установлен hept адрес с 45 выходов адресного счетчика 2. По уп- равляющему сигналу "Запись" с блока 1 данное слово записывается в первый адрес блока б. Аналогичным образом первое слово из блока 4 записывается по 50 всем адресам памяти. Затем по сигналу "Чтение" с блока 1 начинается последовательное считывание с первого адреса и сравнение считанной информации схемой 5 сравнения. 55 В случае сравнения считанной информации по всем адресам памяти блок 1 выбирает второе слово и производит с ним все описанные операции и т. д. вплоть до последнего слова 6О таблицы 2. В случае несравнения считанной из блока б памяти информации с ожидаемоЯ блок 1 подает на управляющие входы коымутаторов 3 код, по которому вы- 65 б ходы этих коммутаторов коммутируются с третьими информационными входами, к которым подключены выходы схемы 5 сравнения. Таким образом, остаток от нвсрав-.нения (разряд несравнения), поступаю.щий с. выходов. схемы 5 сравнения, записывается в блок б памяти. Затем за-писанная информация считывается и индицируется в блоке индикации. При считывании, наряду с записанным раз,рядом,по которому было несравнение э предыдущем такте, считывается и вза- имовлияющий разряд, так как при двух-, стороннем влиянии (например коротком замыкании) при записи одного разряда записывается и второй. Таким образом, локализуется точное место неисправности. Предлагаемое устройство проще и надежнее прототипа. Так, для контроля электронной памяти EC ЭВМ-1022, pasрядность машинного слова которой равна 32, необходим постоянный запоминающий блок на 19 слов. Выполнение этого блока на диодах делает его простым, надежным и дешевым. Быстродействие изобретения значительно выше, чем в прототипе. Это обусловлено тем, что в нем число .тактов растет пропорционально линейному закону от числа адресов, а в прототипе число тактов пропорционально квадрату числа адресов. Предлагаемое устройство позволяет с высокой точностью указывать характер и место неисправности, что очень важно при крупносерийном производстве. 1. Устройство для контроля памяти, содержащее адресный счетчик, блок местного управления, коммутаторы и схему сравнения, одни иэ входов которой соединены с выходами коммутаточров, а другие являются одними из входов устройства, выходами которого являются выходы коммутаторов, одни из выходов счетчика и первый выход блока местного управления, второй и третий выходы которого подключены соответственно к управляющим входам адресного счетчика и коммутаторов, а входы блока местного управления соединены с одним из выходов схемы срав- нения и другим выходом адресного счетчика, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и упрощения устройства, в него введен блок постоянной памяти, вход которого соединен с четвертым выходом блока местного управления, а выходы подключены к одним иэ входов коммутаторов, другие входы которых соединены соответственно с одними из 1001180 9иг. 1 7адлыуо Г То &ugu / фиг. 2 BHHHIIH Заказ 1406/60 Тираж 592 Подписное Филиал ППП "Патент", г,ужгород,ул.Проектная,4 выходов адресного счетчика и другими, выходами схемы сравнения. 2. Устройство по п. 1, о т л и ч а ю ц.е е с я тем, что блок местного управления содержит генератор импульсов, триггеры, распределитель импульсов и синхронизаторы, выходы которых являются выходами блока, причем выходы триггеров подключены к одним иэ входов синхронизаторов и распределителя импульсов, другой вход которого соединен с выходом генератора импульсов, одни из входов тригге ров и другой вход первого синхронизатора объединены и являются первым входом блока, другие входы второго и третьего синхронизаторов подключены к выходу распределителя импульсов, другие входы триггеров и четвертого синхронизатора объединены и являются вторым входом блока ° Источники информации, принятые во внимание. при экспертизе 1. Авторское свидетельство СССР 10 9 526964 кл. G 11 С 29/00, 1974 ° 2. Авторское свидетельство СССР .Р 547837,кл. 0 11 С,29/00,1975(прототип) .
