Устройство для контроля последовательности импульсов

 

ОП ИСАНИ

ИЗОБРЕТЕН И

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советск ик

Социанистическик

Республик (6I ) Дополнительное к авт. свнд-ву— (22) Заявлено29.12.81 . (2 I ) 33 73839/1 с присоединением заявки М— (23) Приоритет

Опубликовано 28.02 83. Бюллетень

Дата опубликования описания 28 0

/08

Гесударстеевеьа кеаетет

СССР пв делен лзееретеннй н еткрьпнй

1.394.

88.8) / т

> (72) Автор изобретения

Г K. Болотин (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ

ИМП УЛЬСОВ

1

Устройство относится к электросвязи и может быть использовано для анализа сбоев последовательности импульсов.

Известно устройство для контроля последовательности импульсов, содержашее первый счетный триггер, тактовый вход 5 которого является входом устройства, и элемент ИЛИ, выход которого соеди- ° нен с тактовым входом второго счетного триггера (1 1 .

Однако известное устройство требует большого времени и не обеспечивает высокой точности контроля..Цель изобретения — повышение точности при одновременном сокрашении времени контроля.

Для достижения указанной цели в усгройство для контроля последовательности импульсов, содержашее первый счетный триггер, тактовый вход которого является входом устройства, и элемент ИЛИ, выход которого соединен с тактовым входом второго счетного триггера, вае2 дены блок задержки, элемен неравнозначности, фильтр и блэк выделения первого импульса последовательности, при этом тактовый вход блока выделения первого импульса последовательности обьединен с входом бпока задержки и с тактовым входом первого счетного триггера, выход которого соединен с первым входом элемента неравнозначности, второй вход и выход которого соединены соответственно с выходом второго счетного -триггера, с входом фильтра, выход которого является выходом устройства и соединен с входами сброса первого и второго счетных триггеров и блока выделения первого импульса последовательности, выход которого соединен с первым входом элемента

ИЛИ, второй вход которого соединен с выходом блока задержки.

На фиг. 1 приведена структурная электрическая схема усгр<>йства; на фиг. 2 — прел>еииа» днатрамма его работы.

3 1001

Устройство содержит первый и второй счетные триггеры 1 и 2 блок 3 зедержки, элемент ИЛИ 4, элемекг 5 неравнозначности, блок 6 выделения первого импульса последовательности и фильтр 7.

На фиг. 2 введены следуюшие обозначения: d — последовательность входных импульсов, о — импульсы на выходе первого счетного триггера, в — им- 10 пульсы на выходе блока выделения первого импульса из последовательности, ъ — импульсы на выходе блока задерж ! ки, 8 — импульсы на выходе элемента .ИЛИ, 8 — импульсы на выходе второго 1 счетного триггере, Ж вЂ” импульсы не выходе элемента неравнозначности, 3— импульсы на выходе устройства.

Счетные триггеры 1 и 2 имеют потенциальные выходы разрядов. Блок 3 осу- 26 шествляет задержку входных импульсов на время Т, принятое равным периоду следования входных импульсов.

Фильтр 7 предназначен для управления случайных помех (всплесков единич- 25 ного уровня) на выходе элемента 5 нераво нозначности, которые возникают из-за нестабильности переходных процессов в случае низкого быстродействия примененных логических элементов и неста- щ бильности времени задержки блока 3.

В качестве фильтра. 7 используется интегрируюшая RC цепь.

Устройство работает следукяцим образом.

При включении питания счетные триг- геры 1 и 2 и блок 6 переводятся в нулевое (сброшенное состояние).

При поступлении на вход устройства последовательности импульсов (фиг. 2O)

46 первый же импульс устанавливает счетный триггер 1 в единичное состояние (фиг. 25) и выделяется блоком 6 выделения первого импульса (фиг. 28), Выделенный блоком 6 импульс проходит

45 чер элемент 4 ИЛИ (фиг. 2 Э) и уста1 навливает счетный триггер 2 также в единичное состояние (фиг. 2 и ), вследствие чего на выходе элемента 5 неравнозначности сигнал не формируется (фиг. 2 a). Второй из импульсов входной

56 последовательности устанавливает счетный триггер 1 в нулевое состояние. Однако в это время (т.е. спустя время

Т, где "- период следования входных импульсов) на выходе блока 3 задержки (фиг. 2ъ) формируется импульс, который является первым задержанным импульсом из входной последовательности им495 ф пульсов (его формирование совпадает во времени с поступлением на вход устройства второго импульса). Импульс с выхода блока 3 задержки проходит через элемент 4 ИЛИ и устанавливает счетный триггер 2 также в ноль. Вследствие этого импульс на выходе элемента 5 неравнозначности не формируется. Третий входной импульс устанавливает счетный триггер 1 в единицу, одновременно с этим второй задержанный импульс устанавливает счетный триггер 2 в единицу, затем счетные триггеры 1 и 2 устанавливаются в ноль и т. д.

Пусть (например, из-за воздействия помех) во входной последовательности оказывается ложный (лишний) импульс (фиг. 2 a ). В этом случае процесс одновременного переключения счетных триггеров 1 и 2 нарушается. Поступление дополнительного импульса приводит к неочередному переключению счетного триггера 1 (фиг. 2 о), он переводится в единичное состояние). Вследствие этого на входах элемента неравнозначности формируются сигналы разных логических уровней: ноль и единица. Поэтому на выходе элемента 5 формируется илжутп:с (фиг. 2 Ф). который через фильтр 7 проходит на выход устройства (фиг. 2 з ), одновременно с этим возвращая счетные триггера 1 и 2 и блок 6 в исход- ное состояние. Вслед за этим на вход устройства поступает очередной импульс входной последовательности, устанавливаняций счетный триггер 1 в единицу.

При этом на выходе блока 3 задержки формируется импульс (этот импульс является задержанным последним из предшествуюших сбою импульсов входной последовательности), совпадающий вс времени с импульсом на выходе блока

6 выделения первого импульса последовательности (он формируется по той причине, что блок 6 возврашен в исходное состояние выходным импульсом устройства). Вследствие совпадения во времени этих импульсов на выходе элемента 4

ИЛИ формируется только один (соответствующий им импульс (фиг. 2 д ), уста навливаюший счетный триггер 2 также в единицу. Вследствие того, что сигналы на входах элемента 5 неравнозначности совпадают по знаку (две логическйе единицы) импульс на выходе устройства не формируется.. B следукнцем промежутке времени на выходе блока 3 формируется импульс (этот импульс является задержанным (ложным) импуль5 1ОО1 сом входной последовательности), который через элемент 4 ИЛИ производит внеочередное переключение счетного триггера 2 на фиг. 28 он переводится в ноль) . Вследствие возникшего не.

S совпадения по знаку (единица и ноль) сигналов HB входа элемента 5 неравнозначности на. выходе устройства формируется второй выходной импульс (фиг. 2ф возврашаюший счетные триггера 1 и 2 и бпок 6 в исходное состояние. Следуюший импульс входной последовательности устанавливает счетный триггер 1 в единицу, а совпадакяцие во времени (сливающиеся в один) сигналы с выходов блока 6 и бпока 3 задержки устанавливают счетный триггер 2 также в единицу, затем, счетные триггера 1 и 2 уста-навливаются в ноль и т. д.

Таким образом, в случае появления. между импульсами входной последовательности ложного дополнительного (лишнего)импульса на выходе устройства формируется два выхрдных импульса.

Аналогичным образом если между двумя истинными импульс ами входной последовательности окажется ("вкпинится") два ложных импульса, то на выходе устройства сформируется три выходных импульса, если три ложных импульса — то четыре выходных импульса и т.д. (нафиг. 2 эти случаи не отражены).

Рассмотрим теперь случай (воздействие помех, отключение устройства и т. д,) отсутствия одного ипи нескольких импугпков во входной последовательности (сюда же относится и случай полного прекрашения входной последовательности импульсов). B этом случае процесс одновременного переключения счетных триггеров 1 и 2 нарушается. Отсутствие импульса во входной последовательности

- приводит к тому, что в требуемый момент времени (в момент формирования на выходе блока 3 последнего из предшествуюШих сбою импульсов входной последовательности, который переключает счетный триггер 2) переключение счет, ного триггера 1 не происходит (нафиг.26 он остается в единичном состоянии).

Вследствие появления на входах элемента 5 неравнозначности сигналов разных знаков на выходе устройства формируется выходной импульс (фиг. 2 Ъ ), возврашакяций счетные триггеры 1, 2 и блок

6 в исходное состояние. При поступлении следукяцего входного импульса счетный триггер 1 устанавливается им в единицу, а блок выделения первого импульса

495 6 последовательности устанавливает s единицу счетный триггер 2, затем счетные триггеры 1 и 2 устанавливаются в ноль и т.д.

Таким образом, в случае отсутствия импульса во входной: последовательности ипи прекрашения этой последовательности на выходе устройства формируется один выходной импульс.

Технико-экономический эффект yew ройства дпя контроля последовательности импульсов заключается в повышении быстродействия и помохоустойчивости: и расширения функциональных возможностей устройства.

Повышение быстродействия и помехоустойчивости обусловлено тем, что уст ройство сигнализирует о сбое во входной последовательности импульсов непосредственно в момент поступления пожного дополнительного (пишнего) импульса или в момент отсутствия импульса во входной последовательности; после фор мирования сигнала о сбое во входной последовательности импульсов устройст во вновь готово к работе, не требуя времени дпя вхождения в синхронизм.

Расширение функциональных возможностей и области применения заключается в том, что устройство распознает вид сбойной ситуации: в случае появпения одного ложного входного импульса формируется два выходных импульса, в случае отсутствия одного ипи нескольких импульсов или прекрашения входной последовательности формируется один выходной импульс; устройство распознает число ложных (пишних) импульсов поступивших в одном периоде следования истинных импульсов входной последовательности (в случае одного ложного входного импульса на выходе формируется два импульса, в случае двух ложных импульсов — три импульса, в случае трех ложных импульсов — четыре импульса и т.д); устройство не требует участия человека дпя возврата в исходное состояние после каждой сбойной ситуации; кроме того, устройство позволяет контролировать (из-за высокого быстродействия и отсутсивия участия человека) сбои в коротких последовательностях импульсов и оперативно реагировать на сбойные ситуации.

Ф ормул а изобретения

Устройство дпя контроля последовательности импульсов, содержашее первый

1001 счетный триггер, тактовый вход которопо является входом устройства, и элемент

ИЛИ, выход которого соединен с тактовым входом второго счетчике триггера, о т л и ч а ю ш е е с я тем, что, с целью повышения точности при одновременном сокрашении времени контроля,, введены блок задержки, элемент неравнозначности, фильтр и блок выделения первого импульса последовательности, при 10 этом тактовый вход блока выделения первого импульса последрвательности обьединен с входом блока задержки и с тактовым входом первого счетного триг гера, выход которого соединен с первым 15 входом элемента неравнозначности, вто-, 498

8 рой вход и выход которого соединены соответственно с выходом второго счетного триггера и с входом фильтра, выход которого является выходом устройства и соединен с входами сброса первого и второго счетных триггеров и блока выделения первого импульса последовательности, выход которого соединен с первым входом элемента ИЛИ, второй

I вход которого соединен с выходом блока задержки.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 318171, кл Н 04 Q 1/00, 1969. (прототип) .

1001495

Составитель В. Б. Слепаков

Редактор Е. Кинив Техреду.КастелевичКорректор М. Шароши

Заказ 1453/76 Тираж 675 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москве, Б-35, Раушская наб., д. 4/5

Филиал ПЛП "Патент", г. Ужгород, ул. Проектная, 4