Преобразователь двоичного сигнала в балансный пятиуровневый сигнал

Авторы патента:

H04L3/02 - Передача дискретной информации, например телеграфная связь (пишущие машины B41J; телеграфные системы G08B; оптические телеграфные аппараты G08B,G08C; фототелеграфные системы G08C; шифровальные или дешифровальные устройства как таковые G09C; кодирование, декодирование или преобразование кода вообще H03M; устройства, применяемые как для телеграфной, так и для телефонной связи H04M; избирательные устройства H04Q)

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических республик

<и>987832 (61) Дополнительное к авт. саид-вувЂ” (22) Заявлено10.07.81 (2>) 3316317/18-09 (М g+ 3 сприсоединениемзаявки ¹

Н- 04 L 3/02

Государственный комитет

СССР оо делам изобретений н открытий (23) Приоритет тЩ УДК 621.394.

145(088 8) Опубликовано 07.01.83, Бюллетень № 1

Дата опубликования описания 07. 01. 83 (72) Автор изобретения

Д.Г. Тунев (71) Заявитель (54 ) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО СИГНАЛА

В BMIAHCHblA HHTHVPOBHEBhlA СИГНАЛ

Изобретение относится к технике связи и предназначено для кодопреобразования в цифровых системах передачи данных, оборудованных регенера- 5 торами пятиуровневого сигнала.

Известен преобразователь двоичного сигнала в балансный пятиуровневый сигнал, содержпщий конвертрр, выход которого соединен с входами формиро- . щ вателя непосредственно и через первый блок задержки, выход формирователя соединен с входами дешифратора ке посредственно и через второй блок задержки, а также реверсивный счетчик и блок балансировки, к первому входу кбторого подключен соответствующий выход второго блока задержки (1).

Однако првэбразователь имеет большое время преобразования сигнала из" за необходимости за время одного такта последовательно выполнять замену небалансной комбинации в блоке балансировки и вычислять. очередное значение "цифровой суммы" в реверсивном счетчике.

Цель изобретения вЂ” уменьшение времени преобразовайия сигнала. . Для достижения цели в преобразователь двоичного сигнала в балансный пятиуровневый сигнал, содердащий кон- " вертор, выход которого соединен с входами формирователя непосредственно и через первый блок задержки, выход формирователя соединен с входами дешифратора непосрественно и через второй блок задержки, а также реверсивный счетчик и блок балансировки, к первому входу которого подключен соответствующий выход второго блока задержки, введены элемент совпадения и последовательно соединенные сумматор и элемент НЕТ, при этом соответствующий выход второго блока задержки подключен к первому входу ревЕрсивного счетчика, выход которого подключен к первым входам сумматора и элемента совпадения, к вторым вхо- дам которых подключены соответствующие выходы дешифратора, а выход элемента совпадения подключен к вторым входам блока балансировки и элемента

НЕТ, выход которого подключен к второму входу реверсивного счетчика.

На фиг; 1 представлена структурная электрическая схема преобразователяу на фиг. 2 вЂ” временные диаграммы поясняющие его работу.

Преобразователь содержит конвертор 1, первый блок 2 задержки, формирователь 3, второй блок 4 задерж987832 ки, дешифратор 5 ревщидивный счетчик

6, блок 7, балансировки, сумматор 8, элемент НЕТ 9, элемент 10 совпадения.

Первый блок 2 задержки выполнен на одном О-триггере, а второй блок

4 задержки на пяти О-триггерах, вы- 5 ход каждого из которых выполнен как промежуточный отвод, а выход пятого

О-триггера - общий выход второго блока 4 задержкн.

Формирователь 3 формирует небалан-10 сный пятиуровненый сигнал.

Дешифратор 5 выполнен из цифровых логических элементов ИЛИ-И-НЕ, ИЛИНЕ и дешифрирует как небалансныекомбинации, так и веса соответствующих им балансирующих комбинаций.

Реверсивный счетчик 6 является цифровым двоичным счетчиком, выполненным на трех Т-триггерах и эле. ментах ИЛИ-НЕ.

Блок 7 балансировки выполнен на трех О-триггерах, одном счетном Ттриггере и элементах ИЛИ-HE и ИЛИИ-НЕ.

Сумма ор 8 представляет собой арифметическо-логическое устройство (уду,), выполненное на микросхеме

100 ЙП 181. Элемент НЕТ 9 .составлен из трех цифровых элементов ИЛИ-НЕ и трех И-HE. Элемент 10 совпадения это широко известный мультиплексор, выполненный на микросхеме

100 ИД 164.

Преобразователь работает следующим образом. 35, Входной двоичный сигнал А (фиг.2) с тактовой частотой F в конверторе

1 преобразуется в четвертичный безизбыточный сигнал О> с тактовой частотой F/2, который задерживается в 4р первом блоке 2. задержки, на один такт сигнал О< и, после чего, формирователем 3 из сигналов ао и 01 формируется небалансный пятиуровневый сигнал у4 . Формирователь 3 фор- 4> мирует два сигнала у и у, последний образуется иэ сигнала у, задержкой на один тактовый интервал. В сигнале у нет комбинаций значений, которые далее предназначены для балансировки этого» сигнала. В сигнале у не содержится серий из более чем трех нулевых значений (посылок) подряд. Дешифратор 5 обнаруживает в сигнале у, полученном задержкой сигнала у на четыре тактовых инТервала, небалансные комбинации Ц, которые ответственны за накоплением небаланса ("цифровой суммы") а также выдает значения весов Z6 балансирующих кабина-. 6О ций, ранее запрещенных в сигнале у

Каждой небалансной комбинаЦии соответствует свЬя балансирующая комбинация противоположного зйака he-

ca ). Реверсивный счетчик 6 подсчи- 63 тывает "цифровую сумму" N сигнала у<, которая соответствует "цифровой сумме" выходного сигнала $4 блока 7 балансировки, за исключением позиций замененных комбинаци и .

Реверсивный счетчик 6 запоминает предыдущее значение "цифровой суммы" N4 и вычисляет ее очередное значение и по правилу логического сложения

N N +fy ) (1) где (у ) вЂ” вес очередного значения

5 (посылки ) сигнала у

Сигнал и < суммируется в сумматоре 8 с сигналом Z по правилу логического сложения

N6 + г, (г) где Q вЂ” выходной сигнал сумматора 8.

При совпадении определенных сигналов 25 и N5. на входах элемента 10

I совпадения последний формирует еди" ничный потенциал (сигнал В ), который открывает элемент НЕТ 9 и разрешает произвести замену небалансной комбинации в блоке 7 балансировки.

При этом сигнал 86 на выходе элемента НЕТ 9 устанавливает в реверсивном счетчике -6 значение "цифровой суммы", соответствующее выходному сигналу Q6 сумматора 8, а блок 7 балансировки заменяет обнаруженные небаланснЫе комбинации в сигнале у„, полуЧенном задержкой сигнала у5- на однй тактовый интервал и формирует баЛансный пятиуровневый сигнал S6 .

После установки реверсивный счетчик

6 продолжает счет. Замену небалансной комбинации на балансирующую называют подстановкой. После каждой подстановки в блоке 7 балансировки последний инвертирует выходной сигнал S6 .

При первой подстановке происходит замена сигнала у в 4 - 6 тактовых ин6 интервалах и инверсия последующих посылок сигнала у с 5 по 10 интервал включительно. При подстановке в 10вЂ”

12 тактовых интервалах производится только очередная инверсия сигнала, начиная с 11 тактового интервала.

У@мена небалансной комбинации при возникновении соответствующего ей значению веса 2б сигнала Z < в 7 и

8 тактовый интервалы не производится.

Балансный сигнал S6 может принимать те же значения, что и сигнал у, т.е.

9, р о m И. Как Функция времени сигнал 6 соответствует последовательности -значений этого сигнала.

В последнем тактовом интервале много точия поставлены для тех сигналов, значения которых определяются (на каждом тактовом интервале ) по опи987832

83 санным выше правилам на основании уже известных значений остальных сигналов.

Таким образом, предложенный преобразователь позволяет уменьшить время преобразования сигнала путем исключения из цепи обратной связи преобразователя операции замены небалансных комбинаций в блоке баланси-. ровки и принудительной установки реверсивного счетчика при таких заменах. При этом допустимая задержка .в цепи обратной связи только одного реверсивного счетчика составляет не один, а два тактовых интервала, т,е. на одной и той же элементной базе можно построить преобразователь не более чем в два раза большей частоте, что соответствует как минимум четырехкратному .увеличению ,пропускной способности линии пересдачи, оборудованной пятиуровневыми регенераторами.

Формула изобретения

Преобразователь двоичного сигнала в балансный пятиуровневый сигнал, содержащий конвертор, выход которого соединен с входами формирователя непосредственно и .через первый

Ь блок задержки, выход формирователя соединен с входами дешифратора непосредственно и через второй блок задержки а также реверсивный счет-! чик и блок балансировки, к перво5 му входу которого подключен соот ветствующий выход второго блока задержки, отличающийся тем, что, с .елью уменьшения времени преобразования сигнала, введены элемент совпадения и последова- тельно соединенные сумматор и элемент НЕТ, при этом соответствующий выход вторего блока задержки подключен к первому входу реверсив15 ного счетчика, выход которого подключен к первым входам сумматора и элемента совпадения, к вторым входам которых подключены соответствующие выходы дешифратора, а выл ход элемента совпадения подключен к вторым входам блока балансировки и элемента НЕТ,.выход которого подключен к второму входу реверсивного счетчика.

25 Источники информации принятые во внимание.при экспертизе

1. Авторское свидетельство СССР

Р á51491, кл. Н 04 L 3/02, 1977 (прототип).

987832

1 Р 7 4 Х К 7 3 У 30 У У 47

Ю ФH rf Н ада а и Фаса м

Х д и 9 lI Y 1 У Ь И

К 4(Х К 4/ в/ EI V Х V

Р, тЦ Я Pr mr Р, Р 0 /У,с, 0 A пь У А mr Р 4 4 р m „0 р m î р 0 Ar p

0 р m р m р,о Р р rrr Я р л ф-,и 0 р 0 Р р m „0 р m р р

Р р д Ю р л 3 р m ï

j 0 р 0 Р р m 0 р