Аналоговое запоминающее устройство

 

Союз Советских

Социалистических

Республик (1Ц3003147

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву-(22) Заявлено 25. 03. 81 (21) 3263053/18-24 (51)M. Кл.

6 11 С 27/00 с присоединением заявки №

Гвсуйарстеевкых квинтет (23) Приоритет

Опубликовано 07. 03. 83. Бюллетень № 9 вв левам взабретенкй и втерытий (53) УДК 681. 327, .66(088.8) Дата опубликования описания 07. 03,;

4 >

I I:

В. М. Сидоров и В. Г. Шахтшнефдер г.. „,/

/ (72) Авторы изобретения (7! ) Заявитель

Новосибирский электротехнический институт (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано для запоминания аналоговой информации.

Известно аналоговое запоминающее устройство,. содержащее два накопителя 5 информации, один для грубого приближения, другой для точного, сумматор и вычитатель, причем вход уменьшаемого вычитателя соединен с источником входного сигнала, вход вычитаемого - с входом. накопителя грубого приближения, а выход вычитателя — с накопителем точного приближения, выходы накопителей присоединены к сумматору, выход которого является выходом устройства, а вход накопителя грубого приближения соединен с источником входного сигнала 111.

Однако известное устройство, обла20 дая высоким быстродействием при записи и при считывании, не обеспечивает точности при хранении информации, поскольку ошибка, возникающая при хранении информации (из-за медленного изменения состояния носителя информации,: изменения внешних условия и т.д определяется накопителем грубого приближения и не корректируется.

Наиболее близким к предлагаемому по технической сущности является ана" логовое запоминающее устройство, содержащее два накопителя, аналоговой информации, один для хранения грубого приближения, другой — точного, сумматор и вычитатель, причем выход последнего соединен с входом накопителя точного приближения, выход которого, в свою очередь,. соединен с одним из входов сумматора, в которое введены аналоговый коммутатор, блок подбора цифрового эквивалента и цифроаналоговый преобразователь, при этом один вход аналогового коммутатора присоединен к источнику запоминаемого сигнала, а другой вход - к выходу накопителя грубого приближения, а выход аналогового коммутатора присоединен

3 10031 к входу уменьшаемого вычитателя, к входу вычитаемого которого присоединен выход цифроаналогового преобре зователя, соединенный также с другим входом сумматора и входом накопителя грубого приближения, тогда как вход вычитателя соединен последовательно с блоком подбора цифрового эквивалента и цифроаналогового преобразователя (21.

Известное устройство обладает недостаточно высокой точностью хранения информации, поскольку аналоговая величина, хранимая в накопителе грубо.

ro приближения, может иметь значение близкое к значению очередной дискре" ты цифроаналогового преобразовате- ля.

В режиме хранения может возникйуть ошибка из-за медленного, изменения со- 20 стояния носителя информации, из-за изменения внешних условий и т.д.

Если знак ошибки таков, что изменение информации направлено в сторону ближайшей дискреты ЦАП, то в режиме 25 считывания информация будет отличаться от записываемой на величину дискреты канала грубого приближения, ч-.о означает разрушение записываемой информации, так как ошибка равна дина- з0 мическому диапазону накопителя точного приближения.

Цель изобретения - повышение точности устройства. Поставленная цель достигается тем, что в аналоговом запоминающем устройстве, содержащем первый блок памяти, первый вход которого соединен с выходом блока еычитателя, второй вход первого блока памяти соединен с первым выходом блока управления, выход первого блока памяти соединен с первым входом сумматора, второй вход которого соединен с выходом цифроаналогового преобразователя, выход сумматора явля45 ется выходом устройства, блок Формирования адреса, входы которого соединены соответственно с выходом блока вычитания и с вторым выходом блока управления, второй блок памяти, первый вход которого соединен с третьим

50 выходом блока управления, четвертый выход которого соединен с первым входом коммутатора, второй вход которого соединен с выходом второго блока памяти, выход коммутатора соединен с входом цифроаналогового преобразователя, выход которого соединен с первым входом блока вычитания, второй вход вы47 ф читателя является входом устройства, выход блока формирования адреса соединен с вторым входом второго блока памяти и с вторым входом коммутатора.

На чертеже изображена функциональная схема устройства.

Схема содержит блок 1 формирования адреса, блоки 2 и 3 памяти, цифроаналоговый преобразователь 4, сумматор 5, коммутатор б, блок 7 вычитания и блок 8 управления.

Устройство функционирует следующим образом.

В режиме записи на вход устройства поступает сигнал на вход блока 7, который вместе с блоком 1 формирования адреса, коммутатором 6 и цифроаналоговым преобразователем 4 образуют вместе схему аналого-дискретного преобразования. Из выходного сигнала блока 7 в блоке 1 формируется кодовый сигнал.

Аналоговый сигнал, соответствующий этому кодовому сигналу вырабатывается преобразователем 4 и сравнивается с сигналом на блоке 7. Величина сигнала на выходе блока 7 при этом не будет превышать одной дискреты цифроаналогового преобразователя 4 Таким образом, в результате преобразования сигнал записи разделяется на два: Ua - дискретизированный аналоговый сигнал на выходе цифроаналогового преобразователя 4р соответствующий ближаишему цифровому приближению записи; U g — аналоговый сигнал на выходе блока 7 вычитания.

Эти сигналы записываются каждый в свой накопитель, дискретизированный сигнал - в блок 3 памяти, сигнал вычитания - в блок 2 памяти. На этом процесс записи заканчивается.

B режиме хранения на блок 2 памяти никаких сигналов не поступает и занесенная информация хранится необходимое время. При этом никаких изменений информации в блоке 3 памяти не происходит, тогда как в накопителе грубого приближения известного устройства под воздействием случай.-. ных факторов аналоговая иншормация может измениться так, что при считывании на цифроаналоговый преобразователь (ЦАП) подается код, отличающийся на единицу младшего разряда, что эквивалентно разрушению информации. Некоторое изменение информации может произойти в накопителе

10031

5. точного приближения под воздейст" вием факторов, и процессов, свойственных самому накопителю.

В режиме считывания под воздействием управляющего сигнала происходит считывание информации из блока

3 памяти. Считанная информация через коммутатор 6 подается на преобразователь 4, затем на один из входов сумматора 5, на другой вход ко- 1о торого подается выходной сигнал блока 2 памяти. Выходной сигнал из сум . матора 5 повторяет сигнал записи с ошибкой -только Глока 2 памяти.

Г = Ug+ О +dUg =Uq > И g.

Ошибка хранения в блоке 2 памяти является величиной второго порядка малости, так как весь сигнал блока 2 памяти не превышает дискреты сигнала блока 3 памяти.

Предлагаемое устройство схемно может быть выполнено следуюшим образом;

Выполнение коммутатора 6 осуществляется на логических микросхемах д любой цифровой серии, выполняющих операцию конъюнкции и дизъюнкции.

В качестве блока 3 памяти могут быть использованы микросхемы памяти

133, 185, 527, 176 серий.

Блок 1 формирования адреса предназначен для выработки кода, пропорционального входному сигналу, и хранения этого кода до конца цифроаналогового преобразования. В состав блока 1 входят сдвигающий регистр, за- поминающий регистр с входной логикой и схема сравнения входного .аналогового сигнала с сигналом на выходе цифроаналогового преобразователя. Разрядность регистров определяется исходя из требуемой точности поеобразования.

Блок 7 вычитания представляет собой операционный усилитель постоянного тока (УПТ) с инвертирующим и неинвертирующим входами. В качестве конкретного УПТ для реализации вь читателя могут быть использованы микросхемы 140, 153, 544 серий и других.

В качестве блока 2 памяти может быть использовано любое аналоговое

ЗУ.

47

Таким образом, предлагаемое устройство обладает повышенной точностью хранения информации и может обеспечить малую погрешность запоминания информации без предъявления повышенных требований к блокам памяти.

Формула изобретения

Аналоговое запоминающее устройство, содержащее первый блок памяти, первый вход которого соединен с выходом блока вычитания второй вход первого блока памяти соединен с первым выходом блока управления, выход первого блока памяти соединен с первым входом сумматора, второй вход которого соединен с выходом цифроаналогового преобразователя, выход сумматора является выходом устрбйства, блок формирования адреса, входы котррого соединены соответственно с выходом блока вычитания и с вторым выходом блока управления, второй блок памяти, первый вход ко орого соединен с третьим выходом блока управления, четвертый выход которого соединен с первым входом коммутатора, второй вход которого соединен с выходом второго блока памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения точности устройства, выход коммутатора соединен с входом цифроаналогового преобразователя,. выход которого соединен с первым входом блока вычитания, второй вход последнего является входом устройства, выход блока формирования адреса соединен с вторым входсм второго блока памяти и с вторым входом коммутатора.

Источники информации, принятые во внимание при экспертизе

1. Реализация многозначных структур автоматики. Под ред. М.А.Ракова.

Киев "Наукова думка", 1976, с. 229-230.

2. Авторское свидетельство СССР по заявке N 3223873/24, кл. G 11 С 27/00, 22.12.80

1003147

ВНИИПИ Заказ 1569/36 Тираж 592 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная,