Делитель частоты следования импульсов

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

С ото з Советских

Социаписткческкх

Республик (11)1003350 (6I ) Дополнительное к авт. свид-ву (22) Зая влек о 13.11.81 (21) - 3355809/18 — 21 (51)M. Кл.

Н 03 К 21/06

Н 03 К 23/00 с присоединеииеьт заявки М

Гввуйарствевкый каатвтет

СССР кв авиа кзвврете1ик и еткрьпий (23) Приоритет

Опубликовано 07.03.83. Бюллетень М 9

Дата опубликования описания 07.03.83 (5З) ДК 621.374. .4 (088.8) В. Н. Лабичев и А. М. Водовозов.е:.-::, - -;:,: г

-7 /

"/ :-;4

Вологонский ноииеехииееекий инеинуе (72) Авторы изобретения (71) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к вычислительной технике д может быть использовано при построении цифровой измерительной аппаратуры инфранизких частот.

Известен делитель частоты следования импульсов, содержащий счетчик импульсов, блок памяти и элемент сравнения, одни входы которого соединены с соответствующими выходами разрядов счетчика импульсов, а другиес выходами блока памяти, при этом разряды счетчика импульсов через элементы И соединены с соответствующими входами блока памяти, а выход элемента сравнения через элемент ИЛИ соединен с шиной сброса счетчика импульсов (1), Недостатком данного устройства является его сложность при больших коэффициентах деления, обусловленная большим числом раз рядов счетчика и блока памяти и вследствие этого низкая надежность.

Наиболее близким по технической сущности к предлагаемому является делитель частоты следования импульсов, содержащий счетчик импульсов, блок памяти, элемент сравнения, первые входы которого соединены с выходами соответствующих разрядов счетчика импульсов, а вторые — с выходами блока памяти, входы которого через элемент И соединены с разрядными выходами счетчика. импульсов, а триггер и дешифратор нулевого состояния, входы которого соединены с разрядными выходами счетчика импульсов, а выход — с нулевым входом триггера, единичный вход которого подключен к выходу элемента сравнения, а выход через элемент ИЛИ соединен с обнуляющим входом счетчика импульсов (2).

Однако известное;стройство имеет недостаточно высокую надежность из-за его

15 возрастающей сложности при увеличении коэффициента деления.

Цель изобретения — повышение надежнос.ти устройства. го

Для достижения указанной цели в делитель частоты следования импульсов, содержащий счетчик импульсов, вход которого подключен к входной шине, а разрядные выходы — к соответствующим входам первого элемента

1003350

3 совпадения, блок памяти и первый триггер, введены второй триггер, сумматор по модулю два, второй элемент совпадения и элемент запрета, первый вход которого соединен с выходом первого элемента совпадения и первым входом второго элемента совпадения, второй вход — с входом счетчика импульсов, у >,,".: »ляющнм входом блока памяти, вторым входом второго элемента совпадения и первыми входами первого и второго триггеров, вторые f0 входы которых соединены соответственно с сигнальным выходом и выходом. переноса сумматора по модулю два,. первый вход которого соединен с выходом блока памяти, а второй вход — с выходом второго триггера, второй вход которого подключен к третьему входу второго элемента совпадения, при этом выход первого триггера соединен с вторым входом блока памяти, адресные входы которого соединены с соответствующими разрядными выходами счетчика импульсов.

На фиг. 1 представлена структурная с1<ема устройства; на фиг. 2 — временные диаграммы, поясняющие его работу на примере делителя частоты с коэффициентом деления восемь.

Устройство содержит и-разрядный. счетчик 1 импульсов, оперативный блок 2 памяти, сумматор 3 по модулю два, триггеры 4 и 5, элементы б и 7 совпадения, элемент 8 запре-, та.

Рассмотрим работу устройства на примере делитсля частоты с коэффициентом деления восемь, у которого счетчик импульсов имеет только один двоичный разряд, а матрица оперативного блока памяти состоит из двух ячеек.

На вход устройства поступает импульсный сигнал f (фиг. 2). С приходом каждого импульса счетчик 1 изменяет свое состояние и происходит последовательный опрос всех ячеек блока 2. Импульс на выходе блока 2 (фиг. 2 в) соответствует состоянию опрашива40 емой ячейки памяти. Этот импульс суммируется в сумматоре 3 с импульсом, поступающим с выхода триггера 5 (фиг. 2г), на выходе сумматора 3 формируется импульс суммы (фиг. 2 д) и импульс переноса (фиг, 2 е). 4э

По окончании импульса f на выходе устройства происходит запись суммы в триггер 4 (фиг. 2 ж) и импульс переноса в триггер 5 (фиг. 2 г), а импульс с выхода триггера 4 переписывается в ту же опрашиваемую ячейку блока 2. Эпюры 2 д и 2 и соответствуют сигналам соответствующих состояний ячеек блока 2. Во время записи информации в блок 2 на его выходе присутствует сигнал логической единицы (фиг, 2в), счетчик 1 в . 55 процессе работьг изменяет свое состояние от

О до 2 — 1, при этом происходит последовап тельный опрос и изменение состояний всех ячеек блока 2. Элемент 6 из всех состояний счетчика выделяет одно, соответствующее значениям Х. — 1 (! -: n). При этом сигнал на

М выходе элемента б d = 1 . Элемент 8 формирует импульсный сигнал g = f A d (фиг. 2 к) во время паузы между импульсами сигнала

f, соответствующими переходу счетчика 1 из состояния 2 — 1 в состояние О, т, е. ими пульс g предшествует переходу счетчика 1 в состояние О. Триггер 5 сигналом g устанавливается в состояние логической единицы, и с приходом. следующих 2" импульсов входного сигнала, за счет работы сумматора 3 и триггеров 4 и 5, код в матрице блока 2 увеличивается на единицу. Так на фиг . 2 g u

2 л моментам времени t >-t4 соответствуют состояния ячеек памяти т! тЗ тз т4

У, О 1 0 1

Yz О О. 1 1

Таким образом, за период времени, соответствующий появлению 2 импульсов вход- . ного сигнала f, состояние. оперативного блока 2 памяти изменяется на единицу,. а поскольку его емкость равна 2 бит, то переход из ь» состояния N = 2 — 1 в состояние 1ч = О ф будет происходить через 22" периодов переполнения счетчика 1, т. е. через 2(2и . так2и+И) тов входного сигнала f. Переход блока 2 из состояния 2 — 1 в состояние О сопровождает2и ся сигналом переноса, совпадающим во, времени с моментом. перехода счетчика 1 в состояние О. Этот импульс выделяется элементом

1 и поступает на выход устройства.

Следовательно предлагаемое устройство содержащее и-разрядный счетчик импульсов, имеет коэффициент деления К.=2

2»»»»»

Поскольку при изменении и меняется только объем счетчика 1 импульсов и число входов элемента 6 совпадения, а степень интеграции матриц памяти значительно больше, чем других логических элементов, то при больших значениях К объем данного устройства значительно меньше, чем известного устройства.

По сравнению с базовым объектом изобретение имеет более высокую надежность при коэффициентах деления более 2, а также меньший аппаратурный объем и потребляемую мощность.

Формула изобретения

Делитель частоты следования импульсов, содержащий счетчик импульсов, вход которого подключен к входной шине, а разрядные . выходы — к соответствующим входам первого элемента совпадения, блок памяти и первый триггер, отличающийся

5 1003350 6 тем, что, с целью повышения надежностй уст-, дом блока памяти, а второй вход — с выхо ройства, в него введены второй триггер, дом второго триггера, второй вход которого сумматор по модулю два, второй элемент - подключен к третьему входу второго элемеи. совпадения и элемент запрета, первый вход та совпадения; при этом выход первого тригкоторого соединен с выходом первого эле- 5 гера соединен с вторым входом блока памяти, мента совпадения и первым входом второго ° адресные входы которого соединены с соответэлемента совпадения, второй вход — с входом ствующими разрядными выходами счетчика счетчика импульсов, управляющим входом импульсов. блока памяти, вторым входом второго злемен- Источнйки информации, та совпадения и первыми входами первого и. 10 принятые во- внимание Bpjl экспертизе второго триггеров, вторые входы которых со- 1. Авторское СССР М 389629, едннены соответственно с сигнальным выходом кл. Н 03 К 21/06, 1969. и выходом переноса сумматора по модулю 2, Авторское свидетельство СССР У 497734, два, первый вход которого. соединен с выхо кл. Н 03 К 23/ОО Н 03 К 2106.

ВНИИПИ Заказ ) 590/46

Тираж 934 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4