Устройство синхронизации

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических .Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву.— (22) Заявлено 210881 (21) 3331033/18-09 ($Ф) М. КЛ.

Н 04 4 7/04 с присоединением заявки №вЂ” (23) Приоритет

Государственный комнтет

СССР но делам изобретений н открытий

Опубликовано070333.. Бюллетень ¹ 9 (53) УДК 621. 394.

° 662 088. 8) Дата опубликования описания 07.03.83 (72) Авторы изобретения

B.B.ÃÐHØåíêî и A.Â.Ïëàòoíoâ (71) Заявитель (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ

Изобретение относится ктехнике пе; редачи дискретных данных иможет быть использовано для синхронизации конт- рольной аппаратуры, предназначенной для записи, хранения и обработки двоичных сигналов с различными, заранее неизвестными тактовыми частотами.

Известно устройство синхронизации, содержащее на входе блок выделения фронтов сигнала, а также последовательно соединенные. генератор высокой частоты и формирователь импульсов (1 j.

Однако устройство не обеспечивает синхронизацию приема двоичного сигнала при неизвестной тактовой частоте.

Цель изобретения — обеспечение синхронизации приема двоичного сигнала при неизвестной тактовой частоте.

Для достижения поставленной цели в устройство синхронизации, содер.жащее на входе блок выделения фрон, тов сигнала, а также последовательно соединенные генератор высокой частоты и формирователь импульсов, введены два элемента И, два двоичных счетчика, два цифровых блока сравнения, блок цифровой памяти, элемент ИЛИ, блок расширения импуль- сов, блок начальной установки и триггер, к входу сброса которого, а также к входу сброса первого двоичного счетчика подключены соответственно первый и второй выходы блока выделения фронтов сигнала, к тактовому входу которого, а также к первому входу первого элемента И, к входу блока начальной установки, информационному входу второго двоичного счетчика и тактовому входу бло ка расширения импульсов подключен выход формирователя импульсов, а третий выход блока выделения фронтов сигнала подключен к первому вхоцу второго элемента И, к второму и третьему входам которого подключены соответственно выходы триггера и первого цифрового блока сравнения, а выход второго элемента И подключен к управляющему входу блока цифровой памяти, к входу начала записи которого подключен вь|ход блока на. чальной установки, при этом второй вход первого элемента И объединен с входом устройства, а выход первого элемента И подключен к информационному входу первого двоичного

ЗО. счетчика, выходы и разрядов которого

1003373 подключены к соответствующим и входам блока цифровой памяти, а тп старших разрядон первого двоичного счетчика подключены к первым rn соответствующим входам первого цифрового блока сравнения, причем выход и -ro разряда 5 первого двоичного счетчика подключен к управляющему входу триггера, при. этом четвертый выход блока выделения фронтов сигнала подключен через элемент ИЛИ к входу блока рас- 10

1 ширения импульсов и входу сброса второго двоичного счетчика, выходы П. разрядов которого подключены к первым соответствующим и входам второго цифрового. блока сравнения, выход кото 15 рого подключен к второму. входу элемента ИЛИ,а выходы и разрядов блока цифровой памяти подключены к вторым соответствующи 1 п входам второго цифрового блока сравнения, причем

m старших разрядов блока цифровой памяти подключены к вторым m соответствующим, входам первого цифрового блока сравнения.

На фиг. 1 представлена электрическая структурная схема устройства, на фиг. 2 — временная диаграмма.

Устройство синхронизации содержит первый элемент И 1, блок 2 выделения фронтов сигнала, генератор 3 высокой частоты, формирователь 4 импульсов, триггер 5, первый двоичный счетчик б, первый цифровой блок 7 сравнения, второй элемент И 8, блок

9 начальной установки, блок 10 цифровой памяти, второй двоичный счетчик 11, второй цифровой блок 12 сраннения, элемент ИЛИ 13, блок 14 расширения импульсов; блок 2 выделения фронтов сигнала содержит формирователь 15 переднего фронта сигнала, 40 формирователь 16 заднего фронта сигнала, первый и второй элементы 17 и

18 задержки, элемент ИЛИ 19.

Устройство синхронизации работает следующим образом. 45

С генератора 3 высокой частоты и через формирователь 4 импульсов подается меандр высокой частоты f (фиг. 2 а). В момент начала работй с блока 9 начальной установки поступает сигнал, устанавливающий начальный код. блока 10 цифровой памяти.

На вход устройства поступают кодовые посылки (фиг. 2 6). Формирователи 15 и 16 переднего и заднего фронтов блока 2 выделения фронтов сигнала формируют сигнал переднего франта, задержанный на один такт высокой частоты (фиг.2 ь), устанавливающий триггер 5 в исходное состоя- ние. Формирователь 16 формирует сигнал .заднего фронта (фиг. 2 ъ), разрешающий работу второго элемента

К 8. Этот же сигнал, задержанный во втором элементе задержки 18, используется для сброса первого двоичного 65 счетчика 6 (фиг. 2а). На элементе

ИЛИ 19 формйруется сигнал (фиг.2 8),, поступающий через элемент ИЛИ 13 на вход блока 14 расширения -импульсов и на вход сброса второго двоичного счетчика 11. При поступлении единичной посылки на вход устройства на выходе первого элемента И 1 появляется пачка. импульсов (фиг. 2 ), поступающая на информационный вход первого двоичного счетчика б, и происходит счет импульсон в пачке..При переполнении первого двоичного счетчика б с триггера 5 поступает сигнал (фиг. 2 з), закрывающий второй элемент И U. Старшие rn разрядов с первого двоичного счетчика б поступают в качестве первого числа на первый цифровой блок 7 сравнения, а старшие m разрядов блока 10 цифровой памяти — в качестве второго числа. Выход первого цифрового блока 7 сравнения — "Меньше" или "Равно" (фиг. 2 и) подается в момент заднего фронта кодовой посылки при отсутствии сигнала переполнения через второй элемент И 8 на управляющий вход блока 10 цифровой памяти (фиг.2к), разрешая запись п-ðàçðÿäíoãî числа из первого двоичного счетчика б в блок 10 цифроной памяти. При приходе на вход устройства кодовой комбинации 010, единичная посылка соотнетствует периоду тактовой частоты и, следовательно, в блок 10 цифро- вой памяти будет записано число, соответствующее периоду тактовой частоты. Младшие и-m разрядов числа не участвуют в операции сравнения, что позволяет в процессе работы, при приходе кодовых комбинаций

010, постоянно обновлять число в блоке 10 цифровой памяти, учитывая изменения тактовой частоты из-за нестабильности. Все п разрядов блоков 10 цифровой памяти поступают в качестве первого числа на второй цифровой блок 12 сравнения, куда в качестве второго числа поступают разрядов второго двоичного счетчика

11, на вход которого подается меандр высокой частоты (фиг. 2 a). Выход второго цифрового блока 12 сравнения

"Равно" (фиг. 2л) подается через элемент ИЛИ 13 на вход сброса второго двоичного счетчика 11 и на вход блока 14 расширения импульсов. Через элемент ИЛИ 13, кроме того, подается сигнал, соответст.-ующий фронтам кодовой комбинации (фиг. 2 e), обеспечивающий фазирование устройства. Блок 14 расширения импульсов являетс.с цифровым блоком расширения полученных импульсов тактовой частоты (фиг. 2м) до величины, соответствующей (2 - 1 ) периодам высокой частоты (фиг. 2 н), что препятствует появлению на выходе уст1003373 ройства импульсов с частотой следо-вания меньше f>/2, которые могут возникнуть из-за записи в блок 10 цифровой памяти числа, соответствующего помехе малой длительности. При пропадании на выходе устройства тактовых импульсов необходимо произвести запуск устройства с блока 19 начальной установки.

Таким образом, предлагаемое устройство позволяет выделять тактовые частоты; лежащие и диапазоне от

f>(2 -1 ) до f>/2", и допускает работу при нестабильности тактовой частоты передатчика.

15

Формула изобретения

Устройство синхронизации, содержащее на входе блок выделения фронтов сигнала, а также последовательно соединенные генератор высокой частоты и формирователь импульсов, отличающееся тем, что, с целью обеспечения синхронизации 25 приема двоичного сигнала при неизвестной тактовой частоте, в него введены два элемента И, двй двоичных счетчика, два цифровых блока сравнения, блок цифровой памяти, элемент

ИЛИ, блок расширения импульсов, блок начальной установки и триггер, к входу сброса которого, а также к входу сброса первого двоичного счетчика подключены соответственно первый и второй выходы блока выделения фронтов сигнала, к тактовому входу которого, а также к первому входу первого элемента И, к входу блока начальной установки, информационному входу второго двоичного счетчика и такто- 40 вому входу блока расширения импульсов подключен выход формирователя импульсов, а третий выход блока выделения фронтов сигнала подключ -н к первому входу второго элемента И, к второму и третьему входам которого подключены соответственно выходы триггера и первого цифрового блока сравнения, а выход второго элемента

И подключен к управляющему входу блока цифровой. памяти, к входу начала записи которого подключен выход .блока начальной установки, при этом второй вход первого элемента И объединен с входом устройства, а выход первого элемента И подключен к информационному входу первого двоичного счетчика, выходы и разрядов которого подключены к соответствующим и входам блока цифровой памяти, а tn старших разрядов первого двоичного счетчика подключены к первым rn соответствующим входам первого цифрового блока сравнения, причем выход и -го разряда первого двоичного счетчика подключен к управляющему входу триггера, при этом ч твертый выход блока выделения фронтов сигнала подключен через элемент ИЛИ к входу блока расширения импульсов и входу сброса второго двоичного счетчика, выходы и разрядов которого подключены к первым соответствующим и входам второго цифрового блока сравнения, выход которого подключен к второму входу элемента ИЛИ, a a n разрядов блока цифровой памяти подключены к вторым соответствующим и входам второго цифрового .блока сравнения, причем rn старших разрядов блока цифровой памяти подключены к вторым rn соответствующим входам первого цифрового блока сравнения.

Источники информации, принятые во внимание при экспертизе

1. Шварцман В.О. и др. Теория передачи дискретной информации. М., "Связь", 1979, с. 163-i65 (прототип).

1003373

Составитель Г.Лерантович

Редактор О.Сопко Техред Л.Пекарь КорректорМ.Коста

Заказ 1592/47 Тираж 675 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4.