Шифратор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт..свид-ву 9 590825 (22) Заявлено 290781 (21.) 3332649/18-24 с присоединением заявки ¹â€” (23) Приоритет

Союз Советскик

Социалистических

Республик (n)10051 87

f$)) фф Кп 3

Си 11 С 11/06

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 1503,83.Бюллетень ¹ 10 (Щ УДК 681. 327.66(088.8) Дата опубликования описания 150383 (72) Авторы изобретения

A.Н.Мялик, В.И.Рыжов и A.Â.Æåðåáöñâ(71) Заявитель (54 ) ШИФРАТОР

Изобретение относится к запоминающим устройствам и может быть использовано в автоматизированных системах управления, контроля и обра- ботки информации.

По основному авт.св. М 590825, известен шифратор, содержащий ячейки памяти, выходы которых подключены к первому входу соответствующих элементов считывания, вторые входы которых подключены к шине разрешения считывания, выходы элементов считывания соединены соответственно с входами формирователей входных сигналов, выходы которых подключены к дешифратору и входам формирователей. сигналов сброса, выходы которых подключены к входам соответствующих ячеек памяти, и элементы ИЛИ, первые входы которых соединены с выходами соответствующих ячеек памяти, кроме первой, второй вход первогб элемента ИЛИ соединен с выходами первой ячейки памяти и с третьим входом последующего элемента -считывания, выходы всех элементов ИЛИ соединены с вторыми входами последующих элементов ИЛИ и с третьими входами последующих элементов считывания.

Входом устройства являются ячейки памяти, на которые поступают входные сигналы,а выходом — дешифратор. с его выхода снимаются кодовые сигналы адресов ячеек памяти, на которые поступили входные сигналы(11.

При использовании этого шифратора в устройствах автоматизированных систем управления, контроля и обработки информации он не может обеспечить прием сигналов разной формы положительной и отрицательной полярности, что сужает область применения шифратора.

Целью изобретения является расширение области применения шифратора за счет обеспечения возможности era работы с импульсными сигналами.

Поставленная цель достигается тем, что в шифратор введены генератор модулирующих импульсов, источник-пороговых напряжений, элемент НЕ и входные каналы, выходы которых подключены соответственно ко входам ячеек памяти, информационные входы

25 являются входами шифратора, а управляющие входы соединены с выходами источника пороговых напряжений, ге нератора модулирующих сигналов и элемента НЕ, вход которого подклюЗО чен к выходу одного из элементов ИЛИ.

1005187

Каждый входной канал содержит амплитудный модулятор, компаратор, первые и вторые триггеры, дополнительные элементы НЕ и элементы И, причем первый вход первого триггера н вход первого дополнительного эле- 5 мента НЕ подключены к выходу компаратора, первый вход которого соединен с выходом амплитудного модулятора, второй вход первого триггера подключен к выходу первого элемента И, пер- 0 вый вход которого соединен с выходом первого дополнительного элемента НЕ, первый вход второго триггера и вход второго дополнительного элемента НЕ подключены к выходу первого триггера,15 второй вход второго триггера соединен с выходом второго элемента И, первый вход которого подключен к выходу второго дополнительного элемента НЕ, выход второго триггера является выходом канала, информационным входом ко-20 торого является .первый вход амплитудного модулятора, а управляющими вхо- . дами являются вторые входы амплитудного модулятора элементов И и компаратора. 25

На чертеже представлена структурная схема шифратора.

Шифратор содержит входные каналы 1-1 (где К вЂ” число входов шйфратора, каждый из которых состоит 30 из амплитудного модулятора 2, компаратора 3, первого дополнительного элемента НЕ 4, первого элемента И 5, первого триггера б, второго дополни. тельного элемента ЙЕ 7, второго эле- З5 мента И 8 и второго триггера 9, источник 10 пороговых напряжений, re"" нератор 11 модулирующих импульсов, элемент НЕ 12. Шифратор также содержит ячейки 13-15 памяти, элементы )

ИЛИ 16, 17, элементы 18-20 считы-. ванич, Формирователи 21-26: входных сигналов (21,23,25) и сигналов сброса (22,24,26), дешифратор 27.

Шифратор имеет вход 28 "Разрешение считывания".

Устройство работает следующим образом.

Входные сигналы поступают на, одни из входов амплитудных модуляторов 2, на другие входы которых поступает последовательность модулирующих импульсов с выхода генератора 11 модулирующих импульсов. Амплитудный моду лятор 2 обеспечивает преобразование входных сигналов разной полярности в последовательность амплитудно-модулированных импульсов без постоянной составляющей. Амплитудно-модулированная последовательность импульсов 60 подается на входы компаратора 3, где происходит сравнение амплитуды каждо- го импульса с величиной порогового напряжения, которое задается источником 10 пороговых напряжений. 65

Каждый компаратор 3 имеет выходной сигнал с двумя состояниями. Выходной сигнал компаратора 3 принимает перьое состояние, если входной аналоговый сигнал больше, чем сигнал с источника 10 пороговых напряжений, а если входной аналоговый сигнал меньше, чем сигнал с источника 10, то выходной сигнал компаратора 3 принимает второе состояние. На выходе компаратора 3 в момент равенства уровня входного сигнала с уровнем сигнала источника 10 происходит перепад выходного сигнала компаратора из первого во второе состояние, и наоборот. На выходе компаратора 3 формируется последовательность импульсов, характеризующих превыше- ние импульсов амплитудно-модулированной последовательности над величиной установленного порогового напряжения. Указанные последовательности импульсов поступают на один из входов триггеров 6, устанавливая их в единичное состояние. Одновременно последовательность импульсов через элементы НЕ 4 и элементы И 5 запрещает прохождение модулирующих импульсов генератора 11 на другие входы триггеров 6. При пропадании импульсов с выходов компараторов 3 запрет на прохождение модулирующих импульсов снимается и они устанавливают триггеры б в нулевое состояние.

Таким образом происходит выделение прямоугольной огибающей последовательности импульсов с выхода компаратора 3, характеризующей длительность превышения величины входного сигнала над величиной порогового напряжения. Для того, чтобы исключить пропуск импульсов длительностью, меньшей времени считывания, применены триггеры 9, на которые подаются сигналы с выходов триггеров б, устанавливая их в единичное состояние, исключая пропуски коротких импульсов входного сигнала. Сброс триггеров 9 в исходное состояние и формирование перепада снятия сигнала со входа шифратора осуществляется потенциалом с выхода элемента ИЛИ 17 через элемент HE 12. Указанный сигнал проходит на вход триггеров 9 в том случае, если сигнал снялся с выхода триггеров 6, т.е. триггеры 6 через элементы НЕ 7 и элементы И 8 сняли запрет на его прохождение на вход триггеров 9. Сигнал с выхода элемента HE 12 появляется после считывания всех появившихся сигналов с ячеек памяти 13-15 °

Ячейки памяти 13-15 фиксируют эти перепады и выходными сигналами открывают элементы считывания 18-20.

При подаче сигнала на вход 28 "Раэ решение считывания" сигнал проход через элемент 18 считывания и по1005187 ступает на формирователь 21 входных сигналов ° Выходной сигнал с формирователя 21 подается на дешифратор 27 и на формирователь ?2 сигнала сброса. На дешифраторе 27 сигнал превра, щается в код адреса ячейки 13 памяти и поступает с выхода дешнфратора 27 на выход шифратора. Сигнал ,с выхода формирователя 22 сигнала сброса попадает на вход ячейки 13 памяти и устанавливает ее в состояние "0".

Сигнал считывания со входа 28

"Разрешение считывания" через элементы считывания 19, 20 geпроходит, так как они закрыты запрещающим 15 сигналом, поступающим на их вход.

После установки в -"0 " ячейки 13 памяти элемент 19 считывания открывается и сигнал со входа- "Разрешение считывания" 28 проходит через форин- 2О рователи 23 и 24 и дешифратор 27 аналогично сигналу от элемента 18 считывания. После считывания адреса ячейки 14 памяти происходит аналогичный процесс считывания адреса ячейки 15 памяти. Если на ячейку памяти входной сигнал не поступил, соответствующий элемент считывания не открывается, и код адреса соответствующий ячейки памяти на выходе дешифратора 27 отсутствует.

Таким образом, факт появления сигнала на входе шифратора преобразуется в коды адресов на его выходе. ,Технико-экономическое преимущество предлагаемого шифратора перед про-Ç5 тотипсм заключается в том, что он позволяет обеспечить прием сигналов постоянного тока отрицательной полярности, переменного напряжения и импульсных сигналов разной полярнос- 4О ти на каждом из входов шифратора.

Формула изобретения

1. Шифратор по авт.св; 9 590825, отличающийся тем, что, с целью расширения области- применения шифратора за счет обеспечения возможности его работы с импульсными сигналами, в него введены генератор модулирующих импульсов, источник пороговых напряжений, элемент НЕ и входные каналы, выходы которых подключены соответственно K входам ячеек памяти, информационные входы являются входами шифратора, а управляющие входы соединены с выходами источника пороговых напряжений, генератора модулирующих сигналов и элемента НЕ, вход которого подключен к выходу одного из элементов ИЛИ.2. Шифратор по п.1, о т л и ч а ющ н и с я тем, что каждый входной канал содержит амплитудный модулятор, компаратор, первые и вторые триггеры, дополнительные элементы НЕ и элементы И, причем первый вход первого триггера и вход первого дополнительного элемента НЕ подключены к выходу компаратора, первый вход которого соединен с выходом амплитудного модулятора, второй. вход первого триггера подключен к выходу первого элемента И, первый вход которого соеди-. нен с выходом первого дополнительного элемента НЕ, первый вход второго триг гера и вход второго дополнительного элемента HK подключены к выходу первого триггера, второй вход второго триггера соединен с выходом второго элемента И, первый вход которого подключен к выходу второго дополнительного элемента НЕ, выход второго триггера является выходом канала, информационным входом которого является первый вход амплитудного модулятора, а управляющими входами являются вторые входы амплитудного модулятора, а управляющими входами являются вторые входы амплитудного модулятора, элементов И и компаратора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 590825, кл. G 11 С .11/Об, 1975 (прототип).

1005187

ВНИИПИ Заказ 1911/71 Тираж 592 Подписное

Филиал ППП "Патент", r.Óæãoðîä,óë.Ïðoåêòíàÿ,4