Шифратор

 

Союз Советских

Социалистических

Республик (33) К АВТОРСКОМУ СВИ ТИЛЬСТВУ (63) Дополнительное к авт. свил-ву ть590825 (22) Заявлено 06.02.80 (23) 2879931/18-24 с присоединением заявки М (23) Приоритет (53)M. Кл.

g 11 С 11/06

3ооударотванный квинтет

СССР

Опубликовано 30,11.81. Бюллетень М 44 но делам изобретений н открытий (53) УДК 681., 32 7(088.8) Дата опубликования описания 0 1. 12.8 1.(72) Авторы изобретения

В„. Же ебцов

13.-. ГЕ11 11301

А. H. М ялик, В. И. Рыжов, А. И (71) Заявитель (54) ШИФРАТОР

Из обре тение отн осится к з апомин аюшим устройствам.

По основному авт. св. Ns 590825 известен шифратор, содержаший ячейки памяти, выходы которых подключены к первому входу соответствуюших элементов считывания, вторые входы которых подключены к шине разрешения считывания, формирователи сигналов сброса, выходы которых подключены к входам соответ10 ствуюших ячеек памяти, дешифратор, формирователи входных сигналов, входы которых. подключены к выходам соответ ствуюших элементов считывания, а выходы - к входам дешифратора и входам

1$

;соответствующих. формирователей сигналов сброса, и элементы ИЛИ, первые входы которых соединены с выходами соответствуюших. ячеек памяти, кроме первой, второй вход первого элемента ИЛИ 20 соединен с выходом первой ячейки памяти и с третьим входом. послепуюшего элемента считывания, а выходы всех элементов ИЛИ соещптены со вторыми входами последуюших элементов ИЛИ и с третьими входами после пуюших as:.åìå÷тов считывания (1) .

При поступлении сигналов на входные шины этого шифратора на его выходе появляется код адреса, соответствуюший номеру шины, на которой появился сигнал.

Если на входные шины шифратора сигнал не поступает, то коды адреса соот ветствуюших номеров шин на выходе шифратора отсутствуют.

При использовании этого шифратора в устройствах автоматизированных систем управления, контроля и обработки информации он не может обеспечить преобразование в код уровней сигналов на его входных шинах, что сужает его область применения.

Бель изобретения - расширение области применения шифратора за счет обеспечения возможности его использования не только для фиксирования факта появ ления сигнала, но и для преобразования

3 886048

4 в код уровня входных сигналов на его ши- больше, чем сигнал нв выходе цифроананах. атового преобразователя 22, а если . Поставленная цель достигается тем, что входной аналоговый сигнал меньше, чем в шифратор введены компараторы по числу сигнал на выходе цифроаналогового преячеек памяти, генератор тактовых импуль- 5 образователя 22, то выходной сигнал . сов, элемент И, реверсивйый счетчик, до- компарвтора принимает второе состояние, нопнительный дешифратор и ифроаналоговый преобразователь, внход оторого под

: ключен к о.дним из входов к вратора, другие входы когорых являю ся входами шифратора, а выходы подключены соотве5 ственно ко входам ячеек памяти, выход генератора тактовых импульсов подкаочен к первому входу элемента И, второй вход которого соединен с выходом пос .педнего элемента ИЛИ, а выход - с од ним из входов реверсивного счетчика, другие входы которого соединены с выходами дополнительного дешифра тор а, вход «отарого подключен ко входу цифроаналогового преобразователя и выходу реверсивного счетчика, являкицемуся одним иэ выходов шифратора.

На чертеже изображена функциональная схема шифратора.

Шифратор содержит компвратор 1-3, ячейки 4-6 памяти, элементы 7-9 счн тыввння, формирователи 10-12 входных сигналов, дешифратор 13, формирователи

l4-16 сигнала сброса, элэменты ИЛИ

17 и .18, генератор 19 тактовых имцуль.» сов, элемент И 20, реверсивный счетчик

21, цифроаналоговый преобразователь 22, дополнительный дешифратор 23 и шину 24.

Выход преобразователя 22 подключен к одним иэ входов компараторов 1-3, другие входы которых являются входами шифратора, а выходы подключены соответ етвенно ко входам ячеек:.памяти. Выход генератора 19 подключен к первому входу элемента И 20, второй вход которого соединен с выходом элемента ИЛИ 18, а выход - с одним из входов счетчика 21, другие входы которого соединены с выходами @ешнфрвтора 23, вход которого подключен ко входу преобразователя 22 и выходу счетчика 2 1, являющемуся выходом устройства.

Шифратор работает сждующим образом.

Входные сигналы поступают нв один из входов компарвторов 1-3, нв другие входы которых поступает ступенчатое ли нейно изменяющееся напряжение с выхода .цифроаналогового преобразователя

22 . Каждый компаратор имеет выходной сигнал с двумя состояниями. Выходной ,сигнал компврвтора прйнимает первое cot тояние, если входной аналоговый сигнал

r.å. на выходе компаратора в момент

I ° равенства уровня вхоагого сигнала с уровнем сигнала с выхода цифроаналогового преобразователя 22 происходит перепад выходкого cttt нала комцвратрра иэ первого во второе состояние и наоборот. Ячейки

4-5 памяти фиксируют этот перепад и выходными сигналами открывают эпэменты

7-8 считывания. При подаче сигнала нв шину "Разрешение считывания 24 он проходит через элвмент 7 считывания и поступает на формирователь 10 входных. сигналов. Выходной сигнал с формирова теля 10 подае.гся ив дешифратор 13 и на формирователь 14 сигналов сброса.

На дешифраторе 1З сигнал превращается в код адреса ячейки 4 памяти и поступает с выхода дещифраторв на выход шифд5 ратора.

Сигнал с выхода формирователя 14 сигналов сброса ноцадвет нв вход ячейки 4 памяги и устанавливает ее в состояние «О».

Сигнал считывания с шины Разреше-. ние считывания" 24 через элементы.

8 и 9 считывания не проходит, так как они закрыты запрещающим сигналом, поступающим на один иэ их входов.

После установки в «О ячейки 4 памя

35 ти элемент 8 считывания открывается и сигнал с шины»Разрешение счигывания"

24 проходит через формирователь 11 и

l5 и дешифратор 13 аналогично сигналу от элемента 7 считывания. После счев

4О тыввния адреса ячейки 5 памяти происходит аналогичный процесс .считывания адреса ячейки 6 памяти. Если нв ячейку памяти входной сигнал не поступил, соогветствующий элемент считывания не открывается и код адреса соответствующей ячейки памяти на выходе дешифрвгора

13 отсутствует, Таким образом, перепады с выхода компараторов преобразуются в коды ад о ресов ячеек памяти и указанные коды выдаются с. шифратора.

Генератор 19 тактовых импульсов выдает последовательность импульсов через элемент И 20 нв вход реверсивного

55 счетчика 21., который производит суммирование или вычитание входных нмпуль сов в зависимости от сигналов выдаваемых двшифратором 23. Дешифратор 23

86048 .4

После считывания элемент ИЛИ 18 снимает запрет на прохождение последовательности импульсов через элемент И

20, и шифратор продолжает процесс пре1, 5 образования в код уровней входных сигналов;

Таким образом, с выхода устройства

I считывается коц адреса входа шифратора с кодом величины уровня входных сиг!

4 палов.

Нре цлагаемый шифратор позволяет, кроме опредвжния факта изменения сиг нала на его входе, обеспечить фиксирование и преобразование в коц уровней

15 входных сигналов, которые появляются на входе шифратора.

S 8 настроен на цва состояния реверсивного счетчика 2 1, соответствующих числам

"О»

И 1 цк,, При числе, равном 0" дешифратор 23 выдает сигнал на реверсивный счетчик. 2 обеспечивающий суммирование входных импульсов, а при числе, разномин п см вычитание входных импульсов из резуль тата, зафиксированном в реверсивном счет чике 2 1. и и,®, соответствует максимальной величине уровня напряжения, выдаваемого цифроаналоговым преобразователем 22.

Коды чисел, фиксируюшиеся реверсивным счетчиком 21, выставляются на выходе шифратора в виде параллельных потенци" . альных кодов, несущих информацию об уровне входных сигналов на входах шифратора. Эти же коцы подаются на вход цифроаналогового преобразователя 22 и обеспечивают выдачу с него ступенча-»» того линейно изменяющего напряжения, которое увеличивается при суммировании вхо шых импульсов или уменьшается при вычитайии входных импульсов иэ числа реверсивным счетчиком 2 1.

И момент равенства уровней одного илИ нескольких входных сигналов величине напряжения, выдаваемого цифро- . аналоговым преобразователем 22, с одного или нескольких компараторов 1-3 снимаются перепады выходных сигналов, которые фиксируются ячейками 4-6 памяти, и сигналы, снимаемые с них через элемент ИЛИ 18, дают запрет на прохождение последовательности импульсов с генератора 19 тактовых импульсов через элемент И 20 на вход реверсивного счетчика 21, который останавливает счет и обеспечивает фиксирование своего состояния. При подаче сигналов Разреше» ние считывания" производится последовательная выдача кода адреса входов шифратора, на которых произошло равенство уровней входных сигналов с наприжением цифро-аналогового преобразователя 22 и считывание на выход шифратора кода уровня входного сигнала.

Останов цифроаналогового преобразователя 22 производится до тех пор, по.ка не произойдет считывание всех адресов ячеек памяти, изменивших свое сос тояние.

Формула изобретения

Шифратор по авт. св. И. 590825, отличающийся тем, что, с целью расширения области его применения эа счет обеспечения возможности преобразования в коц уровней сигналов на входах шифратора, он содержит компараторы по числу ячеек памяти, генератор такто вых импульсов, элемент И, реверсивный счетчик, цополните льный цешифратор и цифроаналоговый преобразователь выход которого поцключен к оцним из входов компараторов, другие вхоцы которых являются входами шифратора, а выхоцы подключены соответственно ко входам ячеек памяти, выхоц генератора тактовых импульсов.подключен к первому вхоцу элемента И, второй вход которого соецинен с выхоцом послецнего элемента

ИЛИ, а выхоц — с одним из BRonoB реверсивного счетчика, другие выходы которо° и го соединены с выходами дополнительного цешифратора, вход которого поцкео-. чен ко входу цифроаналогового преобразователя и выходу реверсивного счетчика, являющемуся одним из выходов шифрать° 5 ра.

Источники информации, принятые во внимание при экспертизе

1. Авторское свицетельство СССР

50 N 590825, кл. Q 11 С 11/06, 1975 (прототий).

886048

Составитель B. Рудаков

Редактор Ю. Ковач Техред И. Надь Корректор М. Шароши

Заказ 10566180 Тираж 648 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж35; Раушская наб., и. 4/5

Флииал ППП Патент", г. Ужгород,.ул. Проектная, 4