Аналого-цифровой преобразователь

 

ОП ИСАНИИ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсиик

Социалистических

Республик (цД 005300 (6E ) Дополнительное к авт. с вид-ву (22) Заявлено 27. 07.81 (21) 3324392/18-21 (Sl)M. Кл.

Н 03 K 13/02 с присоединением заявки М

Гесуавретеекай кеиетет

СССР ао евам кзееретенве и открытий

{23) Приоритет

Опубликовано 15.03.83. Бюллетень Ле10 (53) УДК 681. .325(088.8) Дата опубликования описания 18. 03.83

А,П. Стахов, И.А. Рвачев, В.П. Волков, А.И. Че няк= - -" -:.. и Ю.А. Петросюк 1

j e. . 1

Б е =

1 (72) Авторы изобретения

Винницкий политехнический институт (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к вычислительной и цифровой измерительной тех.нике и используется для преобразования аналоговых величин в цифровые.

Известен преобразователь напряжения в код с системой самоконтроля нуля, содержащий нуль-орган, преобразователь код-напряжение, регистр, ключи, триггеры, схемы И, ИЛИ, НЕ Pl ).

Недостатком данного устройства является ненадежность метрологическоГо. контроля линейности выходной характеристики.

Известен аналого-цифровой преобразователь в кодах "золотой" пропорции, содержащий блок управления, цифро-аналоговый преобразователь, схему сравненилт блок развертки кода, блок элементов И по числу разрядов кода, блок элементов ИЛИ по числу разрядов кода, второй блок развертки кода, блок определения знака и блок приведения кода к минимальной форме, при-. чем первый вход схемы сравнения яв2 ляется входом аналого-цифрового преобразователя, второй вход схемы сравнения .соединен с выходом цифро-аналогового преобразователя, выход схемы сравнения соединен с первым входом блока управления, первый выход бло" ка управления соединен с первым вхо. дом первого блока развертки кода, выход которого соединен. со входом цифро-аналогового преобразователя, входом блока определения .знака, первым входом блока элементов И, первым входом блока элементов ИЛИ и первым вхо дом второго блока развертки кода, второй выход блока управления соединен со вторым входом второго блока развертки кода, выход которого соединен со вторым входом блока элементов

ИЛИ и вторым входом блока элементов.

И, выход блока элементов И соединен с третьим входом второго блока развертки кода, вторым входом первого блока- развертки кода и вторым входом блока управления, выход блока эле3 10053 ментов ИЛИ соединен с информационным входом блока приведения кода к минимальной форме, третий выход блока управления соединен с управляющим входом блока приведения кода к мини,мальной форме, выход которого является первым выходом аналого-цифрового преобразователя, выход блока определения знака является вторым выходом аналого-цифрового преобразователя(2 .1. 16

Недостатками такого аналого-цифрового преобразователя являются низкое по сравнению с двоичным преоб разователем быстродействие в режиме преобразования входной аналоговой величины в код "золотой" р-пропорции, а также необходимость специализированного вычислителя, функционирующего в кодах "золотой" р-пропорции, для обработки результатов преоб- разования и метрологического контроля, Цель изобретения — увеличение быстродействия аналого-цифрового преобразования и расширение функциональных возможностей аналого-цифрового преобразователя.

Поставленная цель достигается тем, что в аналого-цифровой преобразова- м тель, содержащий блок формирования знака, выход которого соединен с первой контрольной шиной, элемент сравнения, первый вход которого соединен с входной шиной аналого-цифрового преобразователя, второй вход — с выИ ходом цифра.-аналогового преобразователя, а выход - со входом блока управления, первый выход которого соединен с первым входом блока развертки

46 кода, выход которого соединен с входом цифро-аналогового преобразователя и первой информационной шиной, введены цифровой коммутатор, первый и второй сумматоры, первый и второй

4$ блок обращения кодов, накопительный сумматор, блок адресации, регистр и постоянное запоминающее устройство, выход .которого соединен с информа" ционным входом блока адресации, управляющий вход которого соединен со вторым выходом блока управления, выход - с первым входом первого сумматора и входом первого блока обраще. ния кодов, выход которого соединен с первым входом второго сумматора, вторые входы первого и второго сумматора соединены с выходом блока развертки кода, а выходы соединены со00 4 ответственно с первым и вторым информационными входами цифрового коммутатора, управляющий вход которого соединен с третьим выходом блока управления, а выход - с информационным входом блока развертки кодов, при этом управляющий вход регистра соединен с четвертым выходом блока управления, а выход соединен со второй информационной шиной и с информационным входом второго блока обращения кодов, управляющий вход которого соединен с пятым выходом блока управления, а выход соединен с информационным входом накопительного сумматора, управляющий вход которого соединен с шестым выходом блока управления, первый выход — со второй контрольной шиной, а второй выход соединен со входом блока формирования знака, На чертеже представлена функциональная схема аналого-цифрового преобразователя. Схема содержит входную шину 1, элемент сравнения 2, цифроаналоговый преобразователь 3, блок > развертки кодов 4, цифровой коммутатор 5, первый сумматор 6, второй сумматор 7, первый блок обращения кодов

8, блок адресации 9, постоянное запоминающее устройство 10, регистр 11, второй блок обращения кодов 12, накопительный сумматор 13, блок формирования знака 14, блок управления 1g, первая информационная шина 16 аналого-цифрового преобразователя, с которой снимается цифровой эквивалент входной аналоговой величины в р-коде, вторая информационная шина 17 аналогоцифрового преобразователя, с которой снимается двоичный цифровой эквивалент входной аналоговой величины, первая и вторая контрольные выходные шины 18 и 19 аналого-цифрового преобразователя, на которых формируется соответственно величина и знак отклонения весов разрядов цифро-аналогового преобразователя 3 от номинальных значений.

Входная шина 1 аналого-цифрового преобразователя, на которую подается преобразуемая аналоговая величина, соединена с первым входом элемента сравнения 2, второй вход которого соединен с выходом цифро-аналогового преобразователя 3, вход которого соединен с первыми входами сумматоров 6, и 7, предназначенных для сложения

5 100530 чисел в р-кодах, и с выходом блока 4, предназначенного для выполнения операции развертки над р-кодами, и является первым информационным выходом

16 аналого-цифрового преобразователя. 5

Выходы блока 6 и блока 7 соединены соответственно с первым и вторыч информационными входами цифрового коммутатора 5, выход которого соединен с информационным входом блока 4. Выход постоянного запоминающего устройства 10, в котором хранятся двоичные веса разрядов в р-кодах, соединен с информационным входом блока 9, осуществляющего выборку информации на блоке 10. Выход блока .9 соединен со вторым входом блока 6 и входом блока

8, необходимого для получения обратных р-кодов. Выход блока обращения кодов 8 соединен со вторым входом. блока 7. Выход регистра 11, в котором формируется двоичный цифровой эквивалент входной аналоговой величины, является. вторым информационным выходом 17 аналого-цифрового преобразователя и соединен с информационным входом блока 12, предназначенного для получения по команде блока уп равления 15 обратных двоичных кодов.

Выход блока 12 соедине» с информа- gp ционным входом двоичного накопительного сумматора t3, первый выход которого является первым контрольным выходом 18 аналого-цифрового преобразователя, а второй выход соединен со З зз входом блока 14, формирующего знак результата вычитания. Выход блока 14

:является вторым контрольным выходом

19 аналого-цифрового преобразователя.

Вход блока управления 15, обеспечивающего работу устройства, соединен с выходом элемента сравнения 2. Выходы с первого по шестой блока 15 соединены соответственно с управляющими входами блока 5, блока 4, блока 9, блока 13, блока 12 и блока 11 °

В аналого-цифровом преобразователе веса разрядов цифро-аналогового преобразователя пропорциональны весам разрядов кодов с иррациональнымй

50 основаниями, к которым относятся коды "золотой" р-пропорции и коды фибоначчи.

Связь между весами разрядов р-кодов определяется реккурентным соотношением Д „Е-1 Р "1

p P где К - вес Р-го разряда; р =,0,1,2,. ° .

0 6

Аналого-цифровой преобразователь работает в двух режимах: режиме поверки, в котором определяются коды погрешностей весов разрядов цифроаналогового преобразователя 3, и в режиме непосредственного преобразования входной аналоговой величины А1 в двоичный код и р"код.

В режиме преобразования устройство работает следующим образом.

Входная аналоговая величина Ах со входа 1 поступает на первый вход элемента сравнения 2, на второй вход которого поступает компенсирующий аналоговый сигнал А1,, формирующийся на выходе цифро-аналогового преобразователя 3. Разность указанных величин преобразуется в цифровой код по методу поразрядного уравновешивания, причем уравновешивание входной аналоговой величины А 1 происходит по двоичному алгоритму, т.е. входная аналоговая величина А> представляется в виде

А =С 2

0.

С=О где а - двоичная цифра в 1-м разряР де;

n = 0,1,2,....

На первом такте поразрядного уравновешивания в блок развертки кодов

4, который в данном случае выполняет функции регистра, и на первые входы комбинационных сумматоров 6 и 7 по команде из блока управления 15 поступает m-разрядная кодовая комбинация в коде "золотой" р-пропорции или р-коде Фибоначчи, соответствующая старшему двоичному весу 2 . Одновременно по команде блока управления 15 блок адресации 9 производит выборку иэ постоянного запоминающего устройства 10 m-разрядного р-кода, соответствующего более младшему двоичному весу 2п, и подает ego на второй вход комбинационного сумматора 6 и на вход блока 8, на выходе которого формируется обратный р-код, который затем. поступает на второй вход комбинационного сумматора 7.

Таким образом, на первом такте аналого-цифрового преобразования входная аналоговая величина А сравнивается . с весом 2, В этом же такте на выходе комбинационного сумматора 6 формирует ся р-код, соответствующий сумме двоп п-1 ичных весов 2 + 2, а на выходе вы7 10053 читателя, образованного блоками 8 и 7, формируется р-код, соответствующий разности двоичных весов 2

2 ". По результату срабатывания элемента сравнения 2 блок управления 1 через цифровой коммутатор 5 в сле- ! дующий таКт поразрядного сравнения . подключает на вход блока 4 выход сумматора 6 (если А g > Ак) или выход блока 7 (если Ах< Ак). Одновре о менно блок 9 производит выборку из блока 10 цифрового эквивалента веса в- . 2 в р-коде и подает его на вход сумматора 6 и вычитателя (блоки 8 и 7), на выходе которых формируется соответственно сумма и разность содержимого блока 4 и цифрового эквии-2 валента веса 2 в р-коде.

В процессе уравновешивания входной аналоговой величины Ах в блоке 4 за и тактов сформируется ее m-разрядный цифровой эквивалент в коде

"золотой" р-пропорции или р-коде фибоначчи. Одновременно в регистре i1 за и тактов преобразования будет сформирован и-разрядный двоичный цифровой эквивалент входной аналоговой величины Ах известным способом.

Режим поверки заключается в определении величин отклонений весов разрядов цифро-аналогового преобразователя 3 от требуемых значений при условии, что (р+1) младших разрядов преобразователя точные. В этом режиме на вход аналого-цифрового пре- образователя поступает ступенчатонарастающий аналоговый сигнал, i-я ступень которого используется для поверки i-го разряда цифро-аналогового преобразователя 3. 46

Процесс поверки любого разряда со- . стоит из двух этапов. На первом этапе производится преобразование I-é ступени в m-разрядный р-код и и-разряд45 ный двоичный код описанным выше способом. По .команде из блока управления

15 и-разрядный двоичный код записывается иэ регистра 11 в накопительный сумматор 13.

На втором этапе происходит повтор50 ное кодирование величины i-й ступени, но при этом блок управления 15 запрещает включение i-го поверяемого разря; да цифро-аналогового преобразователя

3 путем выполнения операции развертки в блоке 4. В результате кодирования в блоке 4 и блоке 11 сформируются .соответственно m-разрядный р-код и

00 и-разрядный двоичный код, соответствующие входной аналоговой величине и .не включающие погрешности i-ro поверяемого разряда. По команде из блока управления 14 происходит вычитание двоичных цифровых эквивалентов входной аналоговой величины, полученных на первом и втором этапах поверки с помощью блока обращения кодов 12, накопительного сумматора 13 и блока формирования знака 14, В результате вычитания в блоке 13 сформируется двоичный код величины отклонения 1-ro разряда цифро-аналогового преобразователя 3 от требуемого. значения, а в блоке 14 - знак погрешности 1-ro разряда, причем величина отрицательной расстройки будет представлена в обратном двоичном коде.

Введение новых блоков и связей позволяет повысить быстродействие аналого-цифрового преобразования по

m(D) сравнению с прототипом в К = и

1 раз, Ро92ф где m(p) - число разрядов в р-коде, и - число двоичных разрядов при одинаковом диапазоне представленных чисел;

oLp - основание системы счисления р-кодов и является действительным положитель ным корнем уравнения

Х =Х +1, и расширить функциональные возможности формирования двоичных цифровых эквивалентов входной величины и погрешностей преобразования.

При этом наличие двоичного выхода а аналого-цифровом. преобразователе позволяет широко использовать стандартные двоичные вычислители на элементах средней степени интеграции, а также микропроцессорную элементную

1 базу для обработки результатов метрологического контроля и цифровой коррекции.

Формула изобретения

Аналого-цифровой преобразователь, содержащий блок формирования знака, выход которого соединен с первой контрольной шиной, элемент сравнения, первый вход которого соединен с входной шиной аналого-цифрового преобразователя, второй вход - с выходом циф8 10053 ро-аналогового преобразователя, а выход " с входом блока управления, первый выход которогь соединен с первым входом блока развертки кода, выход которого соединен с входом цифроаналогового преобразователя и первой информационной шиной, о т л и ч а юшийся тем, что, с целью увеличения быстродействия и расширения функциональных воэможностей, в него о введены цифровой коммутатор, первый и второй блоки обращения кодов, накопительный сумматор, блок адресаций, регистр и постоянное запоминающее устройство, выход которого соединен 15 с информационным входом блока адресации, управляющий вход которого соединен с вторым выходом блока управления, а выход - с первым входом первого сумматора и входом первого блока ро обращения кодов, выход которого сое.динен с первым входом второго сумматора, вторые входы первого и второго сумматоров соединены с выходом блока развертки кода, а их выходы 2s соединены соответственно с первым и вторым информационными входами цифро00 10

coro коммутатора, управляющий вход которого соединен с третьим выходом блока управления, а выход - с информационным входом блока развертки кодов, при этом управляющий вход регистра соединен с четвертым выходом блока управления, а выход соединен с второй информационной шиной и с информационным входом второго блока обращения кодов, управляющий вход которого соединен с пятым выходом блока управления, а выход соединен с информационным входом накопитель" ного сумматора, управляющий вход которого соединен с шестым выходом блока управления, первый выход - с второй контрольной шиной, а второй выход — с входом блока формирования знака.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

11 379979, кл. H 03 K 13/11, 1973.

2. Авторское свидетельство СССР по заявке h 2715967, кл. Н 03 К 13/02, 1979 (прототип).

1005300

Тираж 934 Подписное

8НИИПИ Государственного комитета СССР по делам изобретений и открытий

« 3035, Москва, Ж-35, Раушская нэб., д 4/5

Заказ 1925/77

Филиал ППП Патент", r. Ужгород, ул. Проектная, 4

Составитель А. Кузнецов .Редактор А. Долинич Техред M.Êoøòóðà Корректор M. Коста