Матричный осциллограф

 

МАТРИЧНЫЙ ОСЦИЛЛОГРАФ,содержащий первый компаратор/ выход которого соединен с первьпи входом триггера, последовательно соединенные первый счетчик, цифро-аналоговый преобразователь и второй компаратор , выход второго счетчика соедй-. иен с входом первого одновибратора, выход которого соединен со вторым входом триггера, блок синхронизации, входы первого компаратора являются первым и вторым входами осциллографа соответственно, вертикальные шины матричной панели которого соединены с выходами дешифратора, вход которого соединен с выходом второго с4етчика , второй одновибратор, вход KQторого соединен с выходом первого счетчика, соедийенным с входом второго счетчика, и детекторы, отличающийся тем, что, с целью упрощения осциллографа и расширения области применения за счет обеспечения возможности осциллографирования уровней входных сигналов и их фазовых соотношений, в него введены последовательно соединенные измеритель периода входного сигнала и делитель частоты, два коммутатс а,. регистр, блок памяти и третий компаратор , вйход которого соединен с информационным входом регистра, тактовый вход которого соединен с выходом второго коммутатора, первый вход которого соединен с выходом делителя частоты, а второй вход О первым выходом блока синхронизации, второй выход которого соединен с лервыгл входом измерителя периода входного фигнала, а третий выход со вторым входом делителя частоты, второй вход измерителя периода входного сигнала соединен с выходом первого компаратора, выход триггера соединен с четвертым входом второго; коммутатора и первым входом блока (Л памяти, второй вход которого соединен с выходом.второго счетчика, третий с: вход - с выходом первого счетчика, четвертый вход - с выходом второго, компаратора, выхоД блока памяти соединен с первым входом третьего компаратора , второй вход которого соединен с выходом первого счетчика,, выход первого коммутатора соединен со вторым входом второго компаратора, выход второго счетчика соединен, с первым входом коммутатора, 00 о ю второй и третий входы которого являются третьим и четвертым входами осциллографа соответственно, четвертый вход первого коммутатора соединен со вторым входом цифро-аналогового преобразователя и входом блока синх ронизации и является пятым входом осциллографа, входы одной группы первого коммутатора соединены с выходами детекторов, входы которых и входы другой группы первого коммутатора являются входа lи группы осциллографа.

„„SU„„1018021 А

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН д?? G 01 R. 13/10, G 09 G..3/28

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3295774/18-24 (22) 28. 05. 81 (46), 15.05. 83 Бюл. Р 18 (72) В.В. Сумароков, В.П. Макаров и В.М. Кузин (53) б81. 327 (088. 8) (S6) 1. ".Электронная промышленность", 1978, 9 36, рис. 1.

2. Там же, рис. 3.

3. Авторское- свидетельство СССР

9 508743, кл. G 01 R 13/10, 1973.

4. Авторское свидетельство СССР

Ю 473103, кл. Г> 01 R 13/10, 1973 (прототип). (54) (57) МАТРИЧНЫЙ ОСЦИЛЛОГРАФ, содержащий .первый компаратор, выход .которого соединен с первым входом триггера, последовательно соединенные первый счетчик, цифро-аналоговый преобразователь и второй компаратор, выход второго счетчика соеди-. нен с входом первого одновибратора, выход которого соединен со -вторым входом триггера, блок синхронизации, входы первого компаратора являются первым и вторым входами осциллографа соответственно, вертикальные шины матричной панели которого соединены с выходами дешифратора, вход которого соединен с выходом второго счетчика, второй одновибратор, вход которого соединен с вйходом первого счетчика, соединенным с входом второго счетчика, и детекторы, о т— л и ч а ю шийся тем, что, с целью упрощения осциллографа и расширения области применения за счет обеспечения возможности осциллографирования уровней входных сигналов и их фазовых соотношений, в него введены последовательно соединенные измеритель периода входного сигнала и делитель частоты, два коммутатора,, регистр, блок памяти и третий компаратор, выход которого соединен с информационным входом регистра, тактовый вход которого соединен с выходом второго коммутатора, первый вход которого соединен с вь?ходом делителя частоты, а второй вход— с первым выходом блока синхронизации, второй выход которого соединен с первым входом измерителя периода входного сигнала, а третий выход— со вторым входом делителя частоты, второй вход измерителя периода входного сигнала соединен с выходом первого компаратора, выход триггера соединен с четвер-.ым входом второго коммутатора и первым входом блока памяти, второй вход которого соединен с вйходом второго счетчика, третий вход — с выходом первого счетчика, четвертый вход — q выходом второго компаратора,. выход блока памяти соединен с первым входом третьего компаратора, второй вход которого соединен с выходом первого счетчика,. выход первого коммутатора соединен со вторым входом второго компаратора, ( выход второго счетчика соединен 9 4 с первым входом первого коммутатора, второй и третий входы которого яв« Об ляются третьим и четвертым входами осциллографа соответственно, четвертый вход первого коммутатора соединен со вторым входом цифро-ана-. меиВ логового преобразователя и входом блока синхронизации и является пятым входом осциллографа, входы од- ф ной группы первого коммутатора соединены с выходами детекторов, входы которых и входы другой группы первого коммутатора являются входами группы осциллографа.

Изобретение относится к измери-., тельной технике и предназначено для обеспечения индикации формы, уров ней, Фазовых соотношений многоканальных сигналов.

Известна схема осциллографа с матричным экраном. В этом устройстве входы Х и У подключены через соответствующие аналого-цифровые преобразователи (ЛЦП), схемы адресации к матричному экрану, II узлах шин которого находятся светоэлементы.

При подаче периодических сигналов на Х и У входы на экране высвечи- вается светящееся изображение P1 )„

Однако в данном устройстве индицироваться могут только периоди ческие сигналы, однократные сигна- ,лы на экране видны не будут, так как ссциллограф не имеет памяти.

15

Известна схема осциллографа с . 20 матричным экраном и памятью. В этом устройстве вход соединен через

АЦП, схему адресации, память, выхОдные каскады с горизонтальными ши-, нами матричного экрана. Блок синх- . ронизации связан с входом устройст ва,.а его выходы подключены к вхо дам коммутатора, у которого выходы соединены с адресными входами памяти и через выходные каскады с вертикаль- g0 ными шинами матричного экрана. В режиме записи входной сигнал через

АЦП и схему адресации записывается в память. Причем память содержит столько ячеек памяти, сколько узлов находится на матричном экране. Эт ячейки распределены по строкам и столбцам, при этом отдельная составляющая входного сигнала записывается в соответствующий столбец па- мяти, возводя в состояние "1" ячей - 40 ку памяти, номер строки которой cqответствует уровню входного сигнала.

После записи входного сигнала рас-, положение ячеек памяти, имеющих со стояние "1", соответствует форме 45 . входного сигнала. В режиме индикации из памяти последовательно считываются по столбцам состояния ячеек памяти, зажигая соответствующие ячейки матричного экра а, на.котором 50 высвечивается форма входного сигнала 527 °

Недостатками этого устройства яв. ляются большой. объем памяти (число, ячеек памяти равно числу. узлов мат. рицы экрана), а также невозможность индикации мйогоканальной информации;

Известен осциллограф с матричным экраном, аналогичный описанному ус гройству, в который введены цифровые элементы, обеспечивающие полуавтоь а- 60. тическае измерение характеристик сигнала например амплитуды и длиг тельности временных интегралов 3 ;а

Данный осциллограф имеет недос-, татки, присущие устройству Е23. 65

Наиболее близким к предлагаемому является матричный осциллограф, имеющий К входов, которые через усилители соединены с входами соответствующих К компараторов. Другие входы компараторов. соединены с входом цифро-аналогового преобразователя (,UAII)g а выходы через одновибраторы соединены с входами элемента ИЛИ, выход которого, в свою очередь, соединен с входами элементов И, расположенных в узлах матрицы экрана, у которых входы подключены к входам соответствующих триггеров. Выходы триггеров подключены к оветоэлементам. Кроме того, выход генератора или синхрониэатора через счЕтчик подключен к входу ЦАП и входу дешифратора, выходы которого образуют Фгоризонтальных шин матрицы экрана, нулевая шина соединена через элемент И с входом счетчика, выход которого подключен к входу другого дешифратора, выходы второго дешифратора образуют вертикальные шины матрицы экрана. Каждая шина подключена к другим входам триггеров, расположенных в соответствующем столбце матрицы экрана.

B режиме записи усиленные К входных сигналов сравниваются в компараторах с линейно возрастаюшулм сигналом на выходе ЦАП, В моменты равенства одного из входных сигналов и сигнала ЦАП на выходе компаратора образуется перепад напряжения, запускающий одновибратор. Импульс одновибратора через элемент ИЛИ поступает на входы всех элементов И матрицы. Но проходит он только на один из этих элементов, который рас>, положен в точке пересечения шин матрицы, имеющих в данный момент логические единицы. При.этом триггер, подключенный на выходе данного элемента И, устанавливается в "1" и зажигает световой элемент. По верти кали данный световой элемент распо- ложен на уровне, соответствующем состоянию счетчика, подключенного на вход OAII, т.е. на уровне, соответствующем входному сигналу, По горизонтали световой элемент расположен на уровне, определяемом числом на выходе счетчика дешифратора,верти.-. кальных шин. Данное число возрастает линейно во времени, поэтому по горизонтали место горящего светоэлемента соответствует данной временной координате входного сигнала. При равенстве уровней другого входного сигнала и сигнала на выходе ЦАП загорается другой световой элемент, расположенный вдоль выбранной вертикальной шины матрицы. Таким образом, К входных сигналов зажигают

К световых элементов вдоль одрой вертикальной шины. В следующий мо101В021 мент времени, когда число на выходе счетчика .дешифратора вертикальных шин возрастает на единицу, зажгутся световые элементы в следующей вертикальной шине и так далее. После окончания процесса записй на экране матрицы горят световые элементы, описывающие в совокупности форму К входных сигналов. Зто изображение хранится неограниченно долго, пока включено питание схем. По желанию 10 процесс записи можно повторить, запустив в работу счетчик дешифратора вертикальных шин Г4 J.

Недостатком данного устройства является сложность матричного экрана, так как для матрицы и= 100 требуются 10000 отдельных триггеров, 10000 элементов И и. 40000 подводя.щих к ним проводов. Ероме того, данное устройство не обеспечивает изменение скорости записи входных .сигналов, т.е. временНой масштаб изображения всегда постоянен., Причем данное устройство не имеет возможности индицировать уровни входных сигналов и их фазовые соотношения.

Цель изобретения — упрощение ос-. циллографа и расширение области при. менения за счет обеспечения возможности осциллографирования уровней:. :30 входных сигналов и их фазсвых соот-. ношений.

Поставленная цель достигается тем, что в матричный осциллограф, содержащий первый компаратор, выход которого соединен с первым входом " триггера, последовательно соединен-. ные первый счетчик,.цйфро-.аналоговый преобразователь и второй компаратор, выход второго счетчика соединен с входом первого одновибратора, вы- :. :40 ход ксторого соединен со вторым входом триггера, блок .синхронизации, входы первого йомпаратора являются первым и вторым входами осциллогра- фа соответственно, вертикальные . 45 шины матричной панели -которого соединены с выходами де"шифратора, вход которого соединен с выходом второго счетчика, второй одновибра-.. тор, вход которого:соединен с выхо- щ0 дом первого счетчика,-соединенным с входом второго счетчика, и детекторы, введены последовательно соединенные измеритель периода входного сигнала и делитель частоты, два коммутатора, регистр, блок памяти и третий компаратор, выход которого соединен с информационным входом регистра, тактовый вход которого соединен с выходом второго.коммутатора, первый вход которого со- 60 единен с выходом делйтеля частоты, а второй вход - с первым выходом блока синхронизации, второй выход которого соединен с первым входом измерителя периода входного сигнала, а третий выход — co вторым входом делителя частоты, второй вход измерителя периода входного сигнала соединен с выходом первого компаратора, выход. триггера соединен с четвертым входом второго коммутатора и.первым входом блока памяти, второй вход которого соединен с выходом второго счетчика, третий вход — с выходом первого счетчика, четвертый входс выходом второго компаратора, выход блока памяти соединен с первым входом третьего компаратора, второй вход которого соединен с выходом первого счетчика, выход первого коммутатора соединен со вторым

-входом второго компаратора, выход второго счетчика соединен с первым входом первого коммутатора, второй и третий входы которого являются третьим и четвертым- входами осциллографа соответственно, четвертый .вход первого коммутатора соединен со вторым входом цифро-аналогового преобразователя и входом блока синх..ронизации и является пятым входом осциллографа, входы одной группы первого коммутатора соединены с выходами детекторов, входы которых и входы другой группы первого коммутатора являются входами группы осциллографа.

На чертеже представлен матричный осциллограф. .Осциллограф содержит первый компаратор 1, второй компаратор 2, измеритель З.периода входного сигнала, делитель 4 частоты, триггер 5, блок б.синхронизации, первый и второй одновибраторы 7,8, первый коммутатор 9, второй коммутатор 10, первый и .вто рой счетчики 11, 12 соответственно, детекторы 13, цифро-аналоговый преобразователь 14, блок памяти 15, третий компаратор 16, регистр 17, дешифратор 18, элементы индикации матричной панели 19; горизонтальные и вертикальные шины панели 20 и 21 соответственно, первый и второй вхо.ды осциллографа 22 и 23, третий .вход осциллографа "Номер формы" 24 четвертый вход осциллографа "Уровень| форма" 25, пятый вход "Фаза"

2ь, входы групйы 27 осциллографа.

Осциллограф работает следующим образом.

В режиме записи формы одного из входных сигналов, вход 25 коммутатора 9 устанавливается в положение

"форма"„ а на вход 24 "Номер формы" осциллографа подается сигнал в ви" де кода, подключающий выбранный вход осциллографа через коммутатор

9 к входу компаратора 2. Одновременно на вход 23 осциллографа "Опорный сигнал" подается опорный сигнал.

Этим сигналом может, быть любой из и входных сигналов осциллографа или любой внешний сигнал, относительно

1018021 которого необходимо произвести запись формы. Опорный сигнал сравнивается на входах компаратора 1 с постоянным сигналом и на выходе компаратора 1 образуются прямоугольныЕ импульсы, период которых равен периоду повторения опорного сигнала.

Передний фронт одного из импульсов устанавливает триггер 5 в состояние логической единицы, переведя блок памяти 15 в режим записи. Пе- 10 риод сигнала на выходе компаратора:

1 измеряет измеритель 3, число с его выхода подается на вход делителя

4 частоты, в результате чего на вы.ходе делителя 4 получаются сигналы,, 15 которые имеют период в к.п. раз меньший периода опорного сигнала.

Эти импульсы через коммутатор 10 поступают на вход счетчика 11. Сигнал выхода счетчика преобразуется с помощью ЦАП 14 в аналоговый вид, затем он сравнивается с входным сигналом осциллографа на входах компаратора 2. В момент равенства обоих сигналов на выходе компаратора 2 образуется перепад напряжения, который поступает на тактовый вход блока памяти 15. При этом в блок Памяти 15 записывается цифрОвое слоВо с выхода счетчика 11, которое по значению равно уровню входного сигнала осциллографа. При достижении выходным сигналом счетчика 11 сво" его максимума, на его выходе образуется импульс, который увеличивает выходной сигнал счетчика 12 35 на единицу. Этот выходной сигнал изменяет адрес ячейки блока памяти

15, в которую затем записывается новое число, равное входному сигналу в следующий момент времени. В 40 конце процесса записи в блоке памяти 15 оказываются записанными VER слов, характеризующих выбранный входной сигнал осциллографа в течение целевого периода опорного сиг" нала. Если вход опорного сигнала Соединен с выбранным входом осциллоГрафа, то в памяти запишется информация о входном сигнале, начиная с начала его периода и кончая его концом. В конце процесса записи на выходе счетчика 12 образуется импул с, запускающий одновибратор 8, которЫй: генерирует длительный импульс, сбрасывающий триггер 5 в ноль, прекращая тем самым, режим записи в блок па.- 55 мяти 15. После окончания импульса одновибратора 8 триггер 5 остается в нулевом состоянии, пока компаратор

1 в начале периода опорного сигнала не установит триггер 5 в состояние

"1", и вновь начинается запись входного сигнала.

В режиме индикации на выходе триггера 5 имеет место логический ноль, который переводит блок памяти 15,в 65 режим считывания, запрещает повторный запуск одновибратора 8 во время режима считывания, подключает на выход коммутатора 10 импульсы с другого выхода блока синхронизатора, имеющие постоянную частоту. При этом, эти импульсы запускают счетчик 11, с выхода которого сигнал поступает на вход цифрового компаратора 16, на другой вход которого поступает сигнал с выхода блока памяти 15, причем номер ячейки блока памяти определяет число на его адресном входе, которое образуется выходным сигналом счетчика 12. Первоначальное число это равно нулю, при этом на выходе блока памяти имеет место сигнал о начальной выборке запомненного сигнала. При возрастании от нуля выходного сигнала счетчика

11 на выходе компаратора 16 имеет место логическая единица, которая записывается последовательно в ячейки памяти регистра 17 в темпе поступления импульсов на его тактовый вход. Логическая единица записываемого сигнала поступает в верхнюю ячейку регистра 17, затем эта единица спускается в нижние ячейки. При превышении выходным сигналом счетчика 11 выходного сигнала блока памяти 15 на выходе компаратора 16 возникает логический ноль, который начинает записываться в регистр

17, начиная с его верхних ячеек. При заполнении счетчика 11 на его выходе появляется импульс, который запускает одновибратор 7, выходной сигнал которого закрывает коммутатор

10, в .результате чего счетчик 11 останавливается. Процесс считывания прерывается, а в регистре 17 остаются записанными логические единицы в нижних ячейках, Число этих ячеек равно числу, находящегося на выходе блока памяти 15 ° Эти логические единицы возбуждают соответствующие горизонтальные шины 20 матрицы. В точках пересечения данных шин с одной возбужденной вертикальной шиной 21 загораются световые элементы. Номер возбужденной вертикальной шины определяется числом на выходе счетчика

12, т.е. номером считываемой ячейки блока памяти 15. Горящие световые элементы образуют собой светящийся столб., равный по высоте цифровому слову, считываемому иэ блока памяти 15. Длительность выходного импульса одновибратора 7 значительно больше длительности процесса работы счетчика 11, поэтому глаз человека замечает на экране только постоянный по высоте светящийся столбец. После окончания импульса одновибратора 7 открывается коммутатор 10, запускается счетчик 11, задний фронт импульса на его выходе записывает в

1018021 счетчик еще одну единицу, при этом на выходе блока памяти 15 появляется число из его следующей ячейки.

Процесс считывания повторяется вновь.

Частота считывания информации из всего блока памяти 15 не должна быть ниже 50 Гц, чтобы иэображение на экране матрицы не было мелькающим для глаза человека. Каждый горящий столбец матрицы возбуждается только на 1/и часть периода считы.вания всей информации из блока памя.ти 15. Но из-за инерции глаз человека он видит на экране совокупность горящих

И столбцов, форма которых описывает запоминающий входной сигнал осцил- 15 лографа.

В режиме записи уровней И входных сигналов вход 25 коммутатора 9 устанавливается в положение "уровень".

При этом коммутатор 9 подключает на свой выход выходной -сигнал одного из о:. детекторов 13, номер которого, определяется числом на выходе-счетчика 12. В этом случае процесс записи информации аналогичен уже описанному процессу записи формы сиг= нала. Отличие состоит только в том, что в первую ячейку блока памяти 15 записывается .сигнал с выхода первого детектора 13, во вторую ячейку блока памяти 15 записывается сигнал с.выхода второго детектора

13 и так далее. Так как постоянные .сигналы на выходах детекторов 13 пропорциональны уровням (действующим значениям или амплитудам) вход- 35 ных сигналов, то в памяти последовательно за время одного периода опорного. сигнала записываются уровни всех И входных сигналов. В режиме их индикации на экране видны И 40 светящихся .столбов, высота которых пропорциональна уровням и входных .сигналов.

В режиме записи фазовых соотношений входных сигналов на вход 26

"Фаза" коммутатора 9 цодается логическая единица. При этом коммутатор 9 подключает на свой выход тот входной. сигнал осциллографа, номер которого задается числом на выходе счетчика .12. Одновременно сигнал . "фаза" .устанавливает на выходе ЩЛ

14 постоянный логический ноль и переводит блок б синхронизации в режим, в котором ои подает. на вход делителя 4 импульсы, частота кото- 55 рых в n.. раз меньше частоты данных импульсбв в предыдущих режимах. В этом случае на выходе делителя 4 появляются за время одного периода опорного сигнала только К импульсов.

Выбранный входной сигнал осциллографа сравнивается на входах компаратора 2 с нулевым сигналом, при этом на выходе компаратора появляются им-. пульсы. Причем, так как в режиме анализа фаз сигналов все входные сигналы и опорный сигнал должны нметь одинаковые периоды повторения, то в течение длительности. периода опорного сигнала на выходе компаратара 2 имеет место только один перепад из

"1" в "0". При равенстве фаз выбранного входного и опорного сигнала этот перепад имеет место в середине . длительности периода опорного сигнала

При несовпадении фаз перепад возни .кает до или после середины периода опорного сигнала, -чем больше разница фаз, тем больше от середины возникает перепад сигнала на выходе компаратора 2. В этсм режиме за время длительности периода опорно= го сигнала на выходе счетчика 11 образуется лишь один возрастающий сигнал, поэтому в момент возникновения перепада на выходе. компаратора 2 в блок памяти 15 загисывается одно число, величина которого пропорциональна. длительности времени, прошедшего от начала перепада опорного . сигнала до момента наступления перепада на выходе компаратора 2. При подключении к следующему входному сигналу осциллографа в следующую ячейку памяти записывается новое число, характеризующее фазу данного входного сигнала, относительно опорного сигнала. При индикации записанной в блоке- памяти 15 информации на экране видны и светящихся столбов, каждый столб при этом характеризует фазу одного из выходных сигналов.

Причем при равенстве фаз всех входных и опорного сигналов столбы все одинаковые и занимают по высоте половину экрана. Если фазы отрицательные, то столбы располагаются по высоте ниже середины экрана, если фазы положительные, то — выше середины экрана. При сдвиге Фаз +180 столбы занимают весь экран по высоте.

Таким .образом, по сравнению с прототипом предлагаемый осциллограф имеет значительно упрощенный матричный экран и обеспечивает возможность осциллографирования не только Формы, но и уровней всех входных сигналов и сдвиг фаз входных сигналов относительно опорного сигн .ла.

1018021

Составитель А. Воронина

Редактор M. Бандура Техред К.Мыцьо Корректор M. îñòà

Заказ 3530/43 Тйраж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r, Ужгород, ул. Проектная, 4