Цифровой фазовый детектор с синусоидальной характеристикой

 

ЦИФРОВОЙ ФАЗОВЫЙ ДЕТЕКТОР С СИНУСОИДАЛЬНОЙ ХАРАКТЕРИСТИКОЙ, содер:жащий блок преобразования напряжение код , первый вход которого соединен с входной шиной цифрового фазового де-, тектора, отличающийся тем, что, с целью повышения быстродействия, ;в него введены первая и вторая группы регистров сдвига, пересчетная схема и последовательно соединенные блок преобразования кодов, блок памяти, коммутатор , накапливающий сумматор и узел сдвига, причем выход блока преобразования напряжение - код подключен к входу первого регистра сдвига первой группы регистров сдвига, вход каивдого последующего регистра сдвига первой и второй группы регистров сдвига подключен к выходу предыдущего регистра сдвига Первой и второй групп регистров сдвига соответственно, выходы регистров сдвига первой и второй групп регистров сдвига, а также выход пересчет ной схемы подключены к входам блока преобразования кодов,выход накапливаю-О щего сумматора соединен с входом перво-® го регистра сдвига второй группы регист а с ров сдвига, при этом выход узла сдвига подключен к второму входу накапливаю щего сумматора, второй выход блока преобразования кодов подключен к BTO-Q рому входу коммутатора, а выход накап ливающего сумматора соединен с выходной шиной цифрового детектора.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ.

РЕСПУБЛИК (19) (И) 3(5п Н 03 0 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ . К АВТОРСКОМУ СВИДЕТЕЛЬСТВ,Ф

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

rlC} ДЕЛАМ ИЗОБРЕТЕНИЙ V ОТКРЫТИЙ (21) 3352137/18-21 (22) 07.11.81 (46) 15.05.83. Вюл. М 18 (72) A.Ê. Горшков, .В.A. Лесников, A.Ë. Любимов, Е.П. Петров, В.Д. Раэевиг и А;В. Частиков (71) Кировский политехнический институт и Московский ордена Ленина и ордена

Октябрьской Революции энергетический институт (53) 621 ° 317 ° 373(088 ° 8) (56) 1. Чистяков H.È. и др. Радиоприемные устройства. М, "Связь", 1974, с. 233.

2. Лихарев В.А. Цифровые методы и устройства в радиолокации. М., "Сов. радио", 1973, с. 247-248. (54)(57) ЦИФРОВОЙ ФАЗОВЫЙ ДЕТЕКТОР С

СИНУСОИДАЛЬНОЙ ХАРАКТЕРИСТИКОЙ, содержащий блок преобразования напряжениекод, первый вход которого соединен с входной шиной цифрового фазового де-. тектора, отличающийся тем, что, с целью повышения быстродействия,, :в него введены первая и вторая группы регистров сдвига, пересчетная схема и последовательно соединенные блок преобразования кодов, блок памяти, коммутатор, накапливающий сумматор и узел сдвига, причем выход блока преобразования напряжение — код подключен к входу первого регистра сдвига первой группы регистров сдвига, вход каждого последующего регистра сдвига первой и второй группы регистров сдвига подключен к выходу предыдущего регистра сдвига первой и второй групп регистров сдвига соответственно, выходы регистров сдвига первой и второй групп реги. стров сдвига, а также выход пересчет ной схемы поцключены к входам блока преобразования кодов,выходнакапливаю-0 щего сумматорасоединен свходом перво"Е го регистрасдвига второйгруппы регис ров сдвига,приэтом выход уэласдвига подключен к второму входу накапливаю щего сумматора, второй выход блока преобразования кодов подключен к вто-д рому входу коммутатора., а выход накап= . ливающего сумматора соединен с выход. ной шиной цифрового детектора.

Маи

1018193

Изобретение относится к радиотехнике и может использоваться в системах цифровой обработки сигналов в радиолокации, радиосвязи, радионавигации.

Известен аналоговый фазовый детектор c,ñèíóñîèäàëüíîé характеристикой, s состав которого входят аналоговый перемножитель входного напряжения на напряжение, подаваемое с выхода генератора гармонического опорного напряжения, и аналоговый фильтр нижних час-10 тот для режекции побочных высокочастотных составляющих, возникающих при перемножении Ц.

Недостатками такого фазового детектора являются низкая стабильность и сложность сопряжения с ЦВМ.

Известен также цифровой фазовый детекторр содержащий блок преобразования напряжение — код, цифровой пвре1 ножитель и цифровой фильтр нижних астот (усредняющее устройство), причем первый вход блока преобразования напряжение — код соединен с входной шиной, цифрового фазового детектора, выход блока преобразования напряжение — код подключен к первогту входу цифрового перемножителя, выход которого подключен к входу цифрового фильтра нижних частот (усредняющего устройства), на второй вход цифрового перемножителя подаются коды, являющи- 30 еся .отсчетами опорного колебания (2).

Недостатком известного цифрового ,фазового детектора является низкое быстродействие, вызванное необходимостью,реализации операции перемноже-35 ния перед операцией Фильтрации и операцией умножения в цифровом фильтре.

Цель изобретения — повышение быстродействия цифрового фазового детектора с синусоидальной характеристично кой.

Поставленная цель достигается тем, что в цифровой Фазовый детектор, содержащий блок преобразования напряжение — код, вход которого соединен с 45 входной шиной цифрового фазового детектора, вводится первая и вторая группы регистров сдвига, пересчетная схема и последовательно соединенные блок преобразования кодов, блок памя- 5О ти, коммутатор, накапливающий сумматор и узел сдвига, причем выход блока преобразования напряжение- кодподклю,чен квходу первогорегистра сдвигапервой группырегистров сдвига,входкаждо го последующегорегистра сдвигапервой и второй гнпп регистров сдвига подключен к выходу предыдущего регистра сдвига первой и второй групп регистров сдвига соответственно, выходы регистров сдВига первой и второй групп 6О регистров сдвига, а также выход пересчетной схемы подключены к входам блока преобразования кодов,. выход накапливающего сумматора соединен с входом первого регистра сдвига второйб5 группы регистров сдвига, при этом выход узла сдвига подключен к второму входу накапливающего сумматора, второй выход блока преобразования кодов подключен к второму входу коммутатора, а вы:од накапливающего сумматора соединен с выходной шиной цифрового фазового детектора.

На чертеже представлена структурная схема устройства.

В состав цифрового фазового детектора входят блок 1 преобразования напряжение — код, регистры 2-1 — 2- ф сдвига первой группы регистров сдвига, регистры 3-1 — 3-Ц сдвига второй группы регистров сдвига, пересчетная схема 4, блок 5 преобразования кодов, блок 6 памяти, коммутатор 7, накапливающий сумматор 8, узел. 9 сдвига.

Вход блока 1 преобразования напряже-. ние — код соединен с входной шиной цифрового фазового детектора. Выход блока 1 преобразования напряжение код подключен к входу регистра 2-1 сдвига, входы регистров 2-1 — 2- @, 3-1 — 3-Я подключены соответственно к выходам регистров 2-1 -2- (jA-4), 3-1 - 3-(М-a) сдвига и выход пересчет. ной схемы 4 подключен к входам блока

5 преобразования кодов, первый выход которого подключен к выходу блока б памяти, выход которого подключен к первому входу коммутатора 7, выход которого подключен к первому входу накапливающего сумматора 8, выход которого подключен к входу узла 9 сдвига и к входу регистра 3-1 сдвига выход узла 9 сдвига подключен к второму входу накапливающего сумматора

8, второй выход блока 5 преобразования кодов подключен к второму входу коммутатора 7.

Цифровой фазовый детектор работает следующим образом., Сигнал, действующий на вход цифрового Фазового детектора, имеет вид

8(Ь5В Ф +МИ)), О) где s(t) - амплитуда сигнала,"; и — несущая угловая частота;

Ч(с) — фаза .сигнала.

Блок 1 преобразования напряжениекод формирует последовательность от-. счетов из входного сигнала.

Х Ä=5 (Кт)эи (КВТ+Ч (кТ) ) (2) где Т вЂ” интервал дискретизации; К = 0,1,2...

Перед началом работы цифрового Фазового детектора в блок б памяти записываются числа, предварительно вычисленные в соответствии с заданной характеристикой преобразования.

В первом такте работы цифрового фазового детектора в первый регистр

2-1 сдвигапервой группырегистров сдвига передается с выходапреобразователя напряжение — код отсчет входного сигнала х (.К этому момент времени в регист1018193 детектора выходной отсчет вычисляется ло формуле А-1 Ю «=> О„,„о (o 9), Хк-;+ ЗР„-„(Ь)

lq 2Га

Выражение (3) при = ц, где (1, lg - целые числа, легко привести к виду ()ф, 1 «- к- (6) гДе U« „=065((К- )Т)МН Ч((К-1) т H (7) Жк,-"- О,5з((к-i) Т)51 1 ((k-1) ц т

+9((K- )т Д;(8) представляет собой полезную составляющую входного сигнала, содержащую информацию о фазе сигнала,Щпобочную высокочастотную составляющую сигнала. коэффициенты С31 и о. в (5) выбираются таким образом, чтобы пропустить с наименьшими искажениями Е и как можно сильнее подавить Ше.

Полагая S(t) S Con st и $(t)

con st получим (9) )«=8 S.Â4é î Å„-, где 5 — коэффициент передачи цифрового Фазового детектора; с — остаток режекции побочной вы1 сокочастотной составляющей, т.е. предлагаемый цифровой фазовый детектор имеет синусаидальную характеристику.

Таким образом, в предлагаемом циф. ровом детекторе удалось избежать выполнения операции умножения, в результате чего быстродействие цифрового фазового детектора увеличивается. рах сдвига первой и второй групп .ре гистров сдвига хранятся соответственно числа, входной Х к + и вы-. ходной . последовательностей отсчетов, причем номера регистров входной последовательности 1 -М, а выходной 1 -й

В пересчетной схеме записано число

Р Кмод(vnox9) — остаток оТ деления Ф на максимальное число Р, в накаплива: ющем сумматоре установлено число О. . 10

Блок 5 преобразования кодов формирует адрес блока 6 памяти и из блока 6 памяти считывается число, которое при помощи коммутатора 7. передается с противоположным знаком (на первый 15 вход накапливающего сумматора 8). После этого производится сдвиг в сторону старших разрядов в регистрах сдвига первой и второй групп регистров сдвига таким образом, что значения ,старших разрядов предыдущих регистров сдвига в каждой группе регистров сдвига переписываются в младшие разряды последующих регистров сдвига в той же группе регистров сдвига. После этого описанная последовательность действий повторяется. Отличие заключается в том, что коммутатор 7 пере-. дает числа, считываемые из блока 6 памяти, без изменения, а на второй вход накапливающего сумматора 8 пере- ЗО дается содержимое этого же накапливающего сумматора 8, вычисленное в предыдущих тактах, сдвинутое на один разряд в сторону младших разрядов.

Если Ч . — разрядность регистров сдвига Ç5Вернои и второй групп регистров сдвига, то после 5i описанных выше тактов в накапливающем сумматоре 8 вычисляется выходной отсчет цифрового фазового детектора Ук, который в следующем такте передается в первый регистр

3-1 сдвига второй группы регистров .сдвига, а число в пересчетной схеме .увеличивается на единицу. После этого цифровой фазовый детектор готов к обработке следующего отсчета выходной .45 последовательности. В соответствии с описанной работой цифрового фазового

U„„=Х „«„СО9 (К-1) ЦГт3, (4) Представляя (1 ) в (4 ), получим

1018193

Составитель M. Катанова Редактор Т. Веселова ТехредМ.Гергель . Корректор lO. Макаренко Заказ 3558/51 . Тираж 936 Подписное

ВНИИПИ Государственного комитета СССР по делам иаобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патен", r. Ужгород, ул. Проектная, 4