Аналого-цифровой преобразователь последовательного приближения

 

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО ПРИБЛИЖЕНИЯ, содержащий преобразователь, код-ток, выход которого через первый резистор сое;п1инен с шиной преобразуемого напряжения , упр авляющие входы ключей подключены к первой группе выходов устройства управления, хранения и вывода результатов преобразования, первый -вход которого соединен с шиной тактовых импульсов, а второй вход с выходом дифференциального компаратора , отличающийся тем, что, с целью повьппения точности и быстродействия, в него введены генератор и коммутатор тока, дешифратор. резистивный делитель, включенный между выходом источника опорного напряжения и общей шиной, дифференциальные каскады, каждый из которых выполнен на двух транзисторах, база первого из которых через соответствующий резистор первой группы резисторов подключена к соответствукн ему отводу резистивного делителя, база второго через соответствующий резистор второй группы резисторов подключена к выходу преобразователя код-ток, коллекторы первых транзисторов дифференциальных каскадов через первый нагрузочный элемент соединены с первым входом дифференциального компаратора, к второму входу которого через второй нагрузочный элемент подключены коллекторы вторых транзисторов дифференциальных каскадов, а эмиттеры транзисторов каждого дифференциального каскада через коммутатор тока соединены с выходом генератора тока, при этом управлякндие входы коммутатора через дешифратор соединены с второй группой выходов устройства управле- . ния, хранения и вывода результатов преобразования.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (192 (И) (522 4 Н 03 И 1/38

ы, 3 ) р р

1рн,р p.. т ыэа

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3314936/18-21 (22} 10.07.81 (46) 15. 11.88. Бюп. 6 42 (72) В.Г.Федорков, Е.А.Рябов и Д.В.Сотский (53) 681.325(088.8) (56) Патент США Р 4083043, кл. 340-347, 1978.

Бахтиаров Г.Д. Аналого-цифровые преобразователи. 1980, с. 175, рис. 7.8. (54} (57) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО ПРИБЛИЖЕНИЯ, содержащий преобразователь, код-ток, выход которого через первый резистор соединен с шиной преобразуемого напряжения, управляющие входи ключей подключены к первой группе выходов устройства управления, хранения и вывода результатов преобразования, первый вход которого соединен с шиной тактовых импульсов, а второй вход— с выходом дифференциального компаратора, отличающийся тем, что, с целью повьппения точности и а быстродействия, в него введены генератор и коммутатор тока, дешифратор, резистивный делитель, включенный между выходом источника опорного напряжения и общей шиной, дифференциальные каскады, каждый из которых выполнен на двух транзисторах, база первого из которых через соответствующий резистор первой группы резисторов подключена к соответствующему отводу резистивного делителя, база второго через соответствующий резистор второй группы резисторов подключена к выходу преобразователя код-ток, коллекторы первых. транзисторов дифференциальных каскадов через первый нагрузочный элемент соединены с первым входом дифференциального компаратора, к второму входу которого через второй нагрузочный элемент подключены коллекторы вторых транзисторов дифференцнальнык канканов, а эынттары транзисторов каждого дифференциального каскада через коммутатор тока соединены с выходом генератора тока, при этом управляющие входы коммутатора через дешифратор соединены с второй группой выходов устройства управления, хранения и вывода результатов преобразования.

10 t 8228

Изобретение относится к электронному приборостроению, к быстродействующим аналого-цифровым преобразователям, служащим для преобразования аналоговых сигналов в цифровой код, и.может быть использовано во всех областях народного хозяйства в составе информационно-вычислительных и управ ляющих систем. 10

Известен аналого-цифровой преобра1 зователь, содержащий л -разрядный IJHA ро- аналоговый преобразователь, компаратор с дифференциальными входами и устройство управления, .хранения и вывода результатов преобразования.

Недостатком этого преобразователя является низкое быстродействие, обус- ловленное в основном тем, что цифроаналоговый преобразователь выполнен 20 по методу последовательного динамического формирования опорных уровней, что требует значительного времени на установление переходных процессов, особенно при формировании уровней, 25 соответствующих старшим разрядам. .Наиболее близким к ° изобретению по технической сущности является аналого-цифровой преобразователь последовательного приближения, содержащий преобразователь код-ток, выход кото" ,рого через первую резистивную структуру соединен с шиной преобразуемого напряжения, а управляющие входы ключей подключены к первым выходам устройства управления, хранения и вывода результатов преобразования, первый вход которого соединен с шиной тактовых импульсов, а второй вход — к выходу дифференциального компаратора. 40

Однако в этих преобразователях н наибольшее время необходимо для установления переходного процесса при сравнении входного сигнала с опорными уровнями старших разрядов в первых тактах сравнения. Переходный процесс установления имеет сложную природу, но в первую очередь определяется эквивалентной постоянной времени выходной цепи цифроаналогового преоб50 разователя

= 2ООз, где R — выходное сопротивление резистивного делителя в нагрузке цифроаналогового преобразователя;

Сэ — суммарная емкость элементов, подключенных к выходной точке цифроаналогового преобразователя.

Возможности уменьшения С у ограничены минимальными размерами элементов транзисторов и количеством токовых ключей (числом двоичных разрядов).

Возможности уменьшения R ограничены факторами, определякищими точность, температурную и временную стабильность. При уменьшении R необходимо соответственно увеличивать рабочие токи в токовых ключах и, следовательно, в самих резисторах для обеспечения превьш ения напряжения одного кванта над шумами компаратора. Повы шение точности преобразования сопряжено также с необходимостью увеличения значений статического коэффициента усиления по току транзисторов в токовых ключах. Таким образом, повышение точности преобразования в прототипе приводит к снижению быстродействия или значительному увеличению токов в токовых ключах и резисторах цифроаналогового преобразователя и соответствующему усложнению технологии изготовления интегральных схем.

Целью изобретения является повьппение точности и быстродействия аналого"цифрового преобразователя.

Цель достигается тем, что в аналого-цифровой преобразователь последовательного приближения, содержащий преобразователь код-ток, выход которого через первый резистор соединен с шиной преобразуемого напряжения, управляющие входы ключей подключены к первой группе выходов устройства управления, хранения и вывода результатов преобразования, первый вход которого соединен с шиной тактовых импульсов, а второй вход — с выходом дифференциального компаратара, введены генератор и коммутатор тока, дешифратор, резистивный делитель, включенный между выходом источника опорного напряжения и общей шиной, дифференциальные каскады, каждый из которых выполнен на двух транзисторах, база первого из которых через соответствующий резистор первой группы резисторов подключена к соответствующему отводу резистивного делителя, база второго через соответствующий резистор второй группы резисторов подключена к выходу преобразователя код-ток, коллекторы первых транзисторов дифференциальных каскадов через

3 101 первый нагрузочный элемент соединены с первым входом дифференциального компаратора, к второму входу которого г через второй нагрузочный элемент подключены коллекторы вторых транзисторов дифференциальных каскадов, а эмиттеры транзисторов каждого дифференциального каскада через коммутатор ,тока соединены с выходом генератора тока, при этом управляющие входы коммутатора тока через дешифратор соединены с второй группой выходов устройства управления, хранения и вывода результатов греобразования.

На чертеже представлена функциональная схема и-разрядного аналогоцифрового преобразователя.

АЦП содержит резистивный делитель

1, вход 2 опорного напряжения, общую шину 3, преобразователь 4 код-ток, резистор 5, аналоговый вход 6, дифференциальные каскады 7 из идентичных . транзисторов„ нагрузочные элементы 8 .и 9, клемму 10, шину 11 положительного источника питания, дифференциальный компаратор 12, устройство 13 управления, хранения и вывода результа-. тов преобразования, цифровые выходы

14, тактовый вход 15, группа регисторов 16 и 17, коммутируемый генератор

18 тока, содержащий дешифратор 19, коммутатор 20 тока, генератор 2 1 тока.

Устройство работает следующим образом.

В исходном состоянии с приходом . на тактовый вход 15 первого импульса, на управляющем выходе первого разря-. да устройства 13 управления устанавливается логическая "1", на остальных управляющих выходах устанавливается логический "0". При этом все токовые ключи преобразователя 4 код-ток выключены, ток коммутируемого генера тора 18 тока через соответствующий включениый транзистор коммутатора 20 тока поступает на ту пару идентичных транзисторов дифференциальных каскадов 7, левый транзистор которой подключен к среднему отводу резистивного делителя 1, с которого снимается

1/2U „ . На дифференциальные входы компаратора 12 поступает с нагрузочных элементов 8 и 9 усиленная разность между сигналом на аналоговом . входе АЦП и половиной опорного напряжения. Если уровень входного аналогового сигнала, например, превышает половину опорного напряжения, то с вы8228

55 хода компаратора 12 поступает логическая "1" и оставляет включенным первый разряд устройства 13 управления, с приходом второго тактового импульса логической "1" появляется также на управляющем выходе второго разряда устройства 13 управления, при этом ток генератора 21 через соответствующий включенный транзистор коммутатора 20 тока поступает на ту пару идентичных транзисторов, левый транзистор которой подключен к отводу резистивного делителя 1, с которого снимается 3/4Uyn и происходит сравне1 ние следуккцего значения опорного напряжения с сигналом на аналоговом входе 6. Если, например, уровень входного сигнала меньше 3/4U«,то с выхода компаратора 12 поступает. логический

"0" и на управлякщем выходе второго разряда устройства 13 управления с приходом третьего тактового импульса устанавливается логический "0", и на управляющем выходе третьего разряда устанавливается логическая "1". Таким образом, происходит сравнение входного сигнала с 2 статическими опорными уровнями, снимаемыми с отводом резистивного делителя 1, соответствующими ., старшим разрядам, пока, например при m = 3, не будет набран в конце третьего такта опорный уровень, отличающийся не более 1/ЯЦО„ от уровня сигнала на аналоговом входе 6. При этом определяется код трех старших разрядов. С приходом четвертого тактового импульса при m = 3 логическая

"1" устанавливается на четвертом управляющем выходе устройства 13 управления, которая включает первый из ключей преобразователя 4 код-ток, ток которого потечет через вторую группу резисторов 16 на аналоговый вход Ь

АЦП, создается падение напряжения, 1 равное Рку;О ц, которое вычитается из входного аналогового сигнала и осуществляется сравнение этой разности с выбранным опорным уровнем, т.е. далее продолжается обычный процесс последовательного приближения, пока не .будет определен код младших разрядов.

Введение резистивного делителя в сочетании с парами идентичных транзисторов, нагрузочных элементов, и коммутируемого источника тока позволяет заменить динамическое формирова5 10 ние 2 " опорных уровней, необходимых для первых m тактов сравнения, на 2 статических опорных уровней, сформироваши х резистивным делителем 1, и,. следовательно, исключает затраты времени на ожидание установления этих опорных уровней до требуемой точности, В результате величина тока в резистивном делителе, заменяющем токи в m токовых ключах старших разрядов цифроаналогового преобразователя, используемого в прототипе, выбирается значительно меньшей, к тому же этот ток протекает только в одной це-, пи, а не в m параллельно включенных токовых ключах.

Выигрыш по быстродействию оказыва-, ется максимальным при конструктивной реализации предлагаемого аналого-цифрового преобразователя в виде интегральной схемы, так как именно в этом случае максимально проявляется эффект взаимной компенсации переходных процессов в эмиттерных и базовых цепях левого и правого идентичных транзисторов включаемой (выключаемой) пары за счет высокой статической и динамической идентичности компонентов и минимизации величин паразитных емкостей.

Введение в цепи баз пар идентичных транзисторов дополнительных резисторов, выравнивающих сопротивления riñ постоянному току источников сигналов для левьгх и правых пар и между парами, позволяет снизить требования к величине статического коэАфициента усиления по току транзисторов без снижения точности.

Практическое применение предложенной схемы позволило реализовать в настоящее время в виде интегральной полупроводниковой микросхемы быстродействующий 10 разрядный аналого-цифровой преобразователь, в котором; в отличие от прототипа, высокая точность и быстродействие получены без увеличения протекающих в разрядах ЦАП токов и ужесточения требований к элементам.

18228 6

l0,ñòðóKòóð при больших рассеиваемых . элементами мощностях и больших значения по току транзисторов. АЦП предназначен для серийного производства.

Его использование в различных отраслях народного хозяйства позволяет значительно сократить габариты, увеличить надежность и долговечнрсть радиоэлектронной алпаратуры и дает большой экономический эффект за счет исключения изготовления и монтажа производимых в настоящее время больших печатных плат с дискретными элементами, которые заменяет предлагаемый полупроводниковый интегральный АЦП.

Кроме того, он найдет применение в целом ряде новых областей, где позволит внедрить новые методы обработки сигналов.

В частности полупроводниковая схесхема аналого-цифрового преобразователя-прототипа, ввиду сложности технологического процесса изготовления промышленностью СИА и других стран серийно не выпускается. Фирма

"TRM 1пс", заявившая это изобретение, выпускает только 8 разрядный АЦП с временем преобразования 400-1000 нс ("Е1ессгопхсз", к- 11, 1977, р. 125).

Из наиболее быстродействующих интегральных полупроводниковых АЦП на

10 двоичных разрядов известно изделие фирмы "Ferranti" (Англия) с временем преобразования 10 мкс, выпускаемое под шифром ZN 432 (журнал "Microelectronics and reliability", Р 4, 1977, р. 389). Реализованный в соответствии с предлагаемым изобретением 10 разрядный АЦП имеет следующие параметры: время преобразования составляет 500 нс при потребляемой мощности ке более

700 мВт. При этом изготовление интегрального ЛЦП отличается хорошей технологичностью, так как не требует при применения сложных техпроцессов, необходимых для достижения высокой стабильности транзисторкых:.и реэисторных ниях статического коэффициента усиле1018228

Техред N.Èîðãåíòàë Корректор С.Черни

Редактор Н.Снльнягина

Тираж 929 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Москва, Ж-35, Рауяская наб., д. 4/5

Заказ 5574 Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4