Аналого-цифровой преобразователь биполярных сигналов

 

АНАПбгО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ БИПОЛЯРНЫХ СИГНАЛОВ,содержащий первый узел суммирования, первый вход которого подключен к шине преобразуемого сигнала, остальные входы соединены с первыми выходг1ми ключей блока ключей, а выход соединен с первым входом компаратора, второй вход которого соединен с выходом второго узла суммирования, входы которого соединены с вторыми выходами ключей блока ключей, третьи выходы которых подключены к шине нулевого потенциала , а потенциальные входы ключей,кроме первог о, поразрядно подключены к выходам блока эталонных величин, первые и вторые управлякядие входы ключей блока ключей поразрядно соединены с выходами соответственно первого и второго регистров, входы установки в нуль и управляющие входы которых .подключены к соответствующим входам блока управления, а входы установки в единицу соединены Соответственно с первым и вторым выходами компаратора, выходы первогорегистра , кроме первого, подключены к шине вывода результатов преобразования , отличающийся тем, что, с целью повьшения точности преобразования , в него введены ключ коррекции, элементы ИЛИ и ИЛИ-НБ и блок формирования корректирукицего сигнала, причем дополнительный &ход S второго узла сукмирования подключен к шине преобразуемого сигнала через со ключ коррекции, управлякияий вход которого соединен с выходом элемента с ИЛИ, первый выход которого соединен с выходом элемента ИЛИ-НЕ, входы которого подключены к первым выходам первого и второго регистров, первые управляющие входы которых соединены с вторым входом элемента ИЛИ и первым входом блока формирования корректирующего сигнала, второй и тре00 тий входи которого подключены к выto ходам компаратора, а выход - к потенциальном/входу первого ключа . 00 блока ключей.

СООЭ- (Х}ВЕТСНИХ

РЕСПУБЛИК

3t5II

ГОСУДАРСТВЕННЫЙ НОМИ ГЕТ СССР

3 В%Я Nl

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) . 3359578/18-21 (22) 30.11 .81 (46) 15.05. 83. Бюл. 9 18 (72) П.С.Клочан и В.H.JIàâðeíòüåð (71) Ордена Ленина институт кибернетики AH Украинской CCP (53) 681.325 (088.8),. (56) 1.. Патент ФРГ Р 1129716, кл., Н 03 К 13/17 ° 1962. ,2. Проблемы создания преобразователей формы информации. Тезисы докладов LV Всесоюзного симпозиума.

1980, ч.2, с. 12-20, рис. 3 (прототип) . (54)(57) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОBATEJIb $HII0JIHPHbIX CRFHAJI0B,ñoäeðæàщий первый узел суммирования, первый вход которого подключен к шийе преобразуемого сигнала, остальные входы соединены с.первыми выходами ключей блока ключей, а выход соединен с первым входом компаратора, второй вход которого соединен с выходом второго узла суммирования, входы которого соединены с вторыми выходами ключей блока ключей, третьи выходы которых подключены к шине нулевого потенциала, а потенциальные входы ключей,кроме первого, поразрядно -подключены к выходам блока эталонных величин, первые и вторые управляющие входы ключей блока ключей пораэрядйо соединены с

„„gg„„1018231 выходами соответственно первого и второго регистров, входы установки в нуль и управляющие входы которых .подключены к соответствующим входам блока управления, а входы установки в единицу соединены соответственно с первым и вторым выходами компаратора, выходы первого ре-. гистра, кроме первого, подключены к шине вывода результатов преобразования, отличающийся тем, что, с целью повышения точности преобразования, в него введены ключ коррекции, элементы ИЛИ и ИЛИ-НЕ и блок формирования корректирующего сигнала, причем дополнительный вход второго узла суммирования подключен 3 к шине преобразуемого сигнала через ключ коррекции, управляющий вход которого соединен с выходом элемента иий

HJIH, первый выход которого соединен 5м с выходом элемента ИЛИ-НЕ, входь1 которого подключены к первым выходам В первого и второго регистров, первые управляющие входы которых соединены с вторым входом элемента ИЛИ и первым входом блока формирования корректирующего сигнала, второй и третий входУ которого подключены к выходам компаратора, а выход — к по- фф тенциальному входу первого ключа блока ключей.

l0l823l подключены к выходам блока эталонных величин, первые и вторые входы управляющих ключей блока ключей поразрядно соединены с выходами соответственно первого и второго регистров, входы установки в 0 и управляющие входы .которых подключены к соответствующим выходам блока управления, а входы установки в единицу соединены соответственно с первым и вторым выходами компаратора, выходы первого регист.ра, кроме первого, подключены к шине вывода результатов преобразования, введены. ключ коррекции, элементы

ИЛИ и ИЛИ-НЕ и блок формирования кор ректирующего сигнала„ причем дополнительный вход второго узла суммирования подключен к шине преобразуемого сигнала через ключ коррекции, управляющий вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом элемеита ИЛИ-НЕ, входы которого

1подключены к первым выходам первого и второго регистров, первые управляющие входы которых соединены со вторым входом элемента ИЛИ и первым вхо; дом блока формирования корректирующего сигнала, второй и третий входы которого подключены к выходам компа ратора, а выход — к потенциальному входу первого ключа блока ключей.

На фиг. 1 изображена функциональная схема аналого-цифрового преобразователя биполярных сигналов; на фиг.2блой формирования корректирующего сигнала; на фиг. 3 и 4 — временные диаграммы работы блока формирования,корректирующего сигнала; на фиг. 5 — временные диаграммы работы аналого-цифрового преобразователя для случая Яз „Ъдз ;, на фиг. б - то же,для случая Ау „ А„, Преобразователь содержит первый 1 и второй 2 узлы суммирования, блок ключей 3, компаратор 4, блок 5 эталонных величин, первый б и второй 7 регистры, блок 8 управления, ключ 9 коррекции, элемент 10 ИЛИ, элемент

11 ИЛИ-НЕ и блок 12 формирования корректирующего сигнала. К клемме источника 13 преобразуемого сигнала подключен первый вход первого узла суммирования 1р остальные его входы соединены с первыми выходами ключей блока 3, а выход соединен с первым входом компаратора 4, второй вход которого .соединен с выходом второго узла 2 суммирования, входы которого соединены с вторыми вйходамй ключей блока З,дополнительный вход второго узла 2 суммирования подключен через ключ 9 коррекции к шине преобразуемого сигнала 13,а третьи выходы ключей блока 3 подключены к шине нулевого потенциала.

Потенциальные входы ключей блока 3,,кроме первого ключа, поразрядно подИзобретение относится к вычислительной и электроизмерительной технике и может быть использовано в качестве самостоятельного блока и как составная часть различных устройств, в которых осуществляется 5 преобразование аналоговых сигналов в цифровые коды.

Известны аналого-цифровые преобразователи. биполярных сигналов, которых с целью сокращения вреени преобразования, уравновешивающий сигнал формируется из разнополярных дискретных эталонов 1 3.

Известен аналого-цифровой преобразователь биполярных сигналов, содержащий первый узел суммирования, первый вход которого подключен к шине преобразуемого сигнала, остальные входы соединены с первыми выходами ключей блока ключей, а выход соединен с первым входом компаратора., второй вьмод которого соединен с выходом второго узла суммирования, входы которого соединены с вторыми выходами ключей блока ключей, третьи выходы которых подключены к шине нулевого потенциала, а потенциапьные входы ключей поразрядно подключены к выходам блока эталонных величин, первые и вторые управляющие входы ключей блока ключей поразрядно соединены с выходами соответ.ственно первого и второго регистров, входы установки в "нуль" и управляющие входы которых подключены 35 к соответствующим выходам блока управления, а входы установки в единицу соединены соответственно с пер-, вым и вторым выходами компаратора, выходы первого регистратора подклю- 40 чены к шине вывода результатов преобразования f2 )

Погрешность, вызванная неидентичностью параметров входов компаратораф параметров узлов суммировани 45 и ключей блока ключей, проявляется . как смещение нуля аналого-цифрового преобразователя.

Цель изобретения — повышение точ— ности преобразования., Цель достигается тем, что в аналогово-цифровой преобразс атель биполярных сигналов, содержащий пер.— вый узел сую ирования, первый вход которого подключен к шине преобразу.емого сигнала, остальные входы со 55 единены с первыми выходами ключей блока ключей, а выход соединен с первым входом компаратора, второй вход которого соединен с выходом второго узла суммирования, входы кото- 60 рого соединены с вторыми выходами ключей блока ключей, третьи выходы которых подключены к шине нулевого

-потенциала, а потенциальные входы ключей, кроме первого, поразрядно 65

101823 1 ключены к выходам блока 5 эталонных .величин, первые и вторые управляю- щие входы ключей блока 3 поразряд но соединены с выходами, соответственно, первого 6 и второго 7 регистров, входы установки в "0" 5 и управляющие входы которых подключены к соответствующим выходам блока 8 управления, а входы установки в единицу первого 6 и второго 7 . регистров соединены, соответственно., ® с первым и вторым выходамй компара:— тора 4. К msse вывода результатов преобразования 14. подключены все, кроме. первого, выходы первого регистра 6. Управляющий вход ключа коррекции. 9 соединен с выходом элемента

1Î КЯИ, первый вход которого соеди. нен с выходом элемента ll ИЛИ-НЕ, входы которого подключены к первым выходай первого 6 и второго 7 ре.гистров, первые управляющие входы которых соединены с вторым входом элемента 10-ИЛИ и первым входом блока 12 формировайия корректирующего сигкала, два других входа которогоподключены к выходам компаратора 4, а выход блока 12 формирования,корректирующего .сигнала 12 соединен с потенциальным входом первого ключа блока 3.

Блок 12-формирования корректирую- 30 щего сигнала вводятся в аналогоцифровой преобразователь биПолярных сигналов для формирования корректирующего воздействия смещения нуля и может быть реализован различным об-, 35 разом. Одна из возможных реализаций . показана на фиг..2, Он:содержит блок .

15. Формирования коротких импульсов, элемент И-HE 16, триггер 17, аналого и ключ 18у источник 19 эталон- 40 кой .величины и. запоминающий конденсатор 20. Выход .блока 15 формирова кйя коротких импульсов соединен с пеРвым. входом элемента И- НЕ 16,второй вход которого является тактовым входом блока 12 формирования -кор-45 ректирующего сигнала и соединен с синхронизационным входом триггера

17, а выход элемента 16 И-HE соеди-. нен с входом.:установки: в 0 триггера 17, выход которого соединен с .50 управляющим входом аналогк>вого- ключа 18. Потенциальный вход аналогового ключа 18 подключея к источиику

19 эталонной. велйчииы, а выход аналогового ключа 18 соедийен с .запомина- 55 ющим конденсатором 20.-и является выходом блока 12 формирования коррек тирующего сигнала.

Блок 15 формирования коротких импульсов содержит элемент ИЛИ 2l.и два6П идентичных формирователя, первый формирователь содержит элемент HE 22, резистор 23, конденсатор. 24 и эле- мент ИЛИ-НЕ 25. Вход элемента НЕ 22 является первым входом .24 и элемент 65

ИЛЙ-НЕ 25.. Вход элемента НЕ 22 является первым входом блока 12 форми рования корректирующего сигнала и соединен с первым входом элемента

ИЛИ-НЕ 25-, а выход элемента НЕ 22 соединен через резистор 23 с конденсатором 24 и вторым входом элемента ИЛИ-НЕ 25, выход которого соединен с первым входом элемента ИЛИ

2l, выход которого является выходом блока 15 формирования коротких импульсов.

Второй формирователь содержит элемент НЕ 26, резистор 27, конденсатор 28 и элемент ИЛИ-HE 29. Вход элемента НЕ 26 является вторым входом блока 12 формирования корректирующего сигнала и соединен с первым входом элемента ИЛИ-НЕ 29, а выход элемента НЕ 26 соединен через резистор 27: с конденсатором 28 и вторым входом элемента ИЛИ 21.

В исходном. состоянии на тактовом входе блока 12 (фиг.. 3.) установлен сигнал. 0 (диаграмма а),. на его первом входе сигнал "1 (диаграмма б), на его втором входе сигнал 0 (диаграмма в), на вы ходах элементов ИЛИ-НЕ 25, ИЛИ-НЕ

29 и ИЛИ 21 установлены сигналы 0 (соответственно, диаграммы -г д и е), на выходе элемента И-НЕ 16 установлен сигнал 1 . (диаграьвеа ж), на выходе триггера 1.7 установлен сигнал 0 (диаграмма з), аналоговый ключ

18 установлен в положение .0 .(диаграмма и) и запоминающий .конденсатор

20 разряжен (диаграмма к). На выходе блока 12 отсутствует сигнал кор-рекции.

При появлении сигнала l на .тактовом входе блока 12 (диаграмма а) : на выходе триггера 17 (диаграмма.з) воздействует сигнал 1, по которо" му аналоговый ключ 18 устанавливает" ся в положение 1 (диаграмма и) и подключает источник 19. эталонной величины к запоминающему конденсатору

20. Запоминающий конденсатор 20 заряжается (диаграмма к) и на выходе блока 1У появляется .сигнал коррекции A«, величина которого возрас.-. тает до тех пор,пока ка первом входе блока 12 воздействует сигнал l ° При изменении на первом вхо де блока 12 сигнала 1 на сигйал. 0 (диаграмма б), элементом ИЛИ.ВЕ 25 формируется короткий импульс 1 - г, который через элемент ИЛИНЕ 21 поступает на вход элемента

И-НЕ 16. Элементом И-НЕ 16 формируется короткий импульс 0 ж, по которому триггер 17 изменяет свое состояние (диаграмма з),на его выходЮ устанавливается сигнал 0, по которому аналоговый ключ 18 устанавливается в положение 0 (диаграмма и) и отключает источник эталонl

1018231 ной величины 19 от запоминающего конденсатора 20. На выходе блока 12 воздействует корректирующий сигнал А„ установленной величины (диаграмма к) с запоминающего конденсатора 20.

Если в исходном состоянии на первом входе блока 12 установлен сигнал "О" (диаграмма б, фиг. 4), а:на его . ° втором входе сигнал 1 (диаграмма в, фиг, 4;, то блок формирования корректирующего сигнала 12 ра- 1G ботает (фиг. 4), как и в предыдущем случае (фиг, 4) с тем лишь отличием, что при изменении сигнала 1 на сигнал 0 на втором входе блока

12 (диаграмма в), формирование корот-)5 кого импульса 1 д осуществляется во втором формирователе коротких импульсов элементом ИЛИ-HE 29.

В аналого-цифровом преобразователе, для уравновешивания биполярного преобразуемого сигнала +Ax, используются эталонные величины одного знака, причем могут быть использованы как эталоны положительной полярности, так и эталоны отрицательной полярности. .Рассмотрим работу аналого-цифрового преобразователя при использовании положительных эталонных величин А„ и

Аэто

В исходном состоянии на установочном выходе блока управления 8 воз- 30 действует сигнал - 1, на выходах регистров 6 и 7 воздействуют сигналы 0", ключи блока установлены в положение 0 . Выходы всех разрядных эталонов блока эталонных величин 5 и 35 . вЫход блока 12 формирования корректирующего сигнала отключены от узлов суммирования 1 и 2, Ключ коррекции

9 установлен в положение 1, преобразуемый сигнал ХАх через первый 40 узел суммирования 1 подключен к пер.,вому входу компаратора 4,а через аналоговый ключ 9 и второй узел суммирования 2 подключен к второму входу компаратора 4. Если сигнал Aypq 45 на первом входе компаратора 4 по .своей величине больше сигнала А и на егo ВТороМ входе Ti е Aypq ф Ayp g ° то на выходах компаратора 4 в исходном . состоянии установлены сигналы a=1 и 3=0.

Если же Аур. < A й2 То В исходном. состОянии а О, а а1. После окончания действйя сигнала 1 и установки сигнала 0 на установочном выходе блока управления 8 (диаграмма а}, .на его первом тактовом выходе устанавливается сигнал 1 (диаграмма б), по которому первый регистр

6 переводится в состояние, в котором на его первом выходе. устанавливается 60 сигнал 1 (диаграмма в), Состояние

Втррого регистра 7 сохраняется (диаграмма г).Сигналом 1. с первого вы хода регистра 6 соответствующий ключ феона 3 переключается в положение 2 (диаграмма д), подключая тем самым выход блока формирования корректирующего сигнала 12 к входу второго узла суммирования 2. На выходе элемента

ИЛИ-НЕ 11 устанавливается сигнал 0 (диаграмма е), однако на выходе элемента ИЛИ 10 сохраняется сигнал . 1 (диаграмма ж), и ключ коррекции 9 остается в положении l (диаграмма з) до окончания такта коррекции. .На второй вход компаратора 4 воздействует сигнал А >-А„ +A„о, величина которого возрастает вследствие нарастания A„ (диаграмма л) до тер пор пока на вйходе компаратора 4 не установится сигнал 0. (диаграмма и), по которому прекращается нарастание сигнала A ía выходе блока 12 формирования корректирующего сигнала (диаг.— рамма л). После окончания такта коррекции, на выходе элемента ИЛИ 10 устанавливается сигнал 0 (диаграмма ж), по которому аналоговый ключ

9 устанавливается в положение 0 (диаграмма з) и отключает сигнал +Ax от узла суммирования 2, Коррекция погрешности смещения нуля в этом случае осуществляется аналогично рассмотренному, с тем лишь отличием, что по сигналам аО и a=1 на выходах компаратора 4 (диаграммы и, к), в 1 переводится второй регистр 7 (диаграмма г), а соответствующий ключ блока 3 переключается в положение. 1 (диаграмма д), подключая тем самым выход блока формирования корректирующего сигнала 12 к входу первого узла суммирования 1.

После окончания такта коррекции начинается цикл преобразования биполярного сигнала +Ax, состоящий из и тактов кодирования (где n — количество разрядов выходного кода N). В первом такте кодирования сигналы À„p +А„ и А -А„ сравниваются компаратором

4. Если А >А„ ., т.е. Ах)0> то аы1, аа0.

Ъ начале второго такта кодирования сигналом с второго тактового выхода блока 8 управления первый регистр 6 переводится .в состояние, в котором на его втором выходе устанавливается сигнал 1 . Состояние второго регистра 7 сохраняется. Сигналом ™ 1 с второго выхода первого регистра 6 соответствующий ключ блока 3 переключается в положение 2, подключая тем самым выход эталона старшего разряда A „блока эталонных величин 5 к входу второго узла суммирования 2. Таким образом, во втором такте кодирования на первый вход компаратора .4 воздействует сигнал A <-A а íà его второй вход— сигнал Aypz-„А„+А „„. Если во втором такте а «1 и а -0, то в начале третьего такта кодирования сигналом с с третьего тактового выхода блока

1018231 управления 8 первый регистр б пере-,,водится в состояние, s котором на его третьем выходе устанавливается сигнал 1 . Состояние второго регистра 7 .сохраняется. Сигналом 1 с третьего выхода первого ре- 5 гистра б, соответствующий ключ блока 3 переключается в положение 2, подключая тем самым выход эталона второго разряда А т2блока 5 эталонных величин.к входу второго узла сувелирования 2. В третьем такте кодирования на первый вход ксмпаратора 4 воздеиСтвует сигнал A р„ А „ а на его второй вход †. сигнал А„

А ко р+А эт,д+А этд

Если во втором такте а =0 и .3 1, то в начале третьего такта кодирования сигналом с третьего тактового выхода блока управления 8 второй ре-. гистр 7 переводится в состояние, в котором на его третьем выходе устанавливается сигнал 1 . Состояние первого регистра б сохраняется. Сигналом 1 с третьего выхода второго регистра 7 соответствующий ключ блока 3 переключается в положение

" 1, подключая тем самым выход эталона второго разряда А блока эталоновых величин 5 к вхоДу первого узла суммирования 1. В третьем такте кодирования на первый вход компа- 30 ратора 4 воздействует сигнал A ð -"A„ +А, а на его второй вход— сигнал Аорт-АК +A э

Ур. 2 - 1 ор

Аналого-цифровой йреобразователь работает аналогично рассмотрен- З5 ному и в случае, если в первом такте кодирования компаратором 4 сравниваются сигналы A - +А + A u

ЧР1 Х Хор

А„рэ-О, Если Ахр„э А рг т.e ° Ax ) 0 и а„=l и а„=0, то ао втором такте 40 на первый вход компаратора 4 воздействует сигнал А„р2 =Ах +А„,эр,а на его второй вход — сйгнал А„ -А т, Если а «1 и а2=0, то в гретьем такте на первый вход компаратора воз- 45 действует сигнал A„ „ =A +A а на его второй вход — сигнал А, =А + эта 2

В последующем и-ом такте кодиро-. вания на входы компаратора 4 воздействуют сигналы Амр1и А„Р2Ф где

Амр1=-"х+с Аэт1+с 2 "этg+ + эр-1Аэт. и- 1

А =М +а А +а А +..+a А мрем-"sop „ эх 2 эт2 -- и a" эт,п л

55

65

В случае, если в первом такте кодирования А„р.,< A»>,т.е.Ах<0, то а «О.и 3 =1. В начале второго такта кодирования, сигналом с второго тактового блока управления 8, второй регистр 7 переводится в состояние, в койором на его втором выходе устанавливается сигнал 1 . Состояние первого регистра б сохраняется. Сигналом 1 с второго выхода второго. регистра 7 соответствующий ключ блока 3 переключается в положение 1, подключая тем самым выход эталона старшего разряда A „ блока эталонных величин 5 к входу первого узла суммирования 1. Таким образом во втором такте кодирования на первый вход компаратора 4 воздействуе сигнал А р„-.. -A„+A ., а на его втО рой вход — сигнал =А„ .В третьем такте кодирования эталон второго разр да А суммируется либо с А р.„,(если во,втором такте а> -0 и à =l),ëèáî с Ay@2 .(если во втором такте а l u а =О) и т.д. аналогично рассмотренному. На последующих тактах кодирования используются эталоны А Р1 " х хор 1 эт.1 2 эт.2 " н -1 эт.ям р2 < эт 2 эт2 и w эт n-w,.

Цифровой .код И, эквивалент преобразуемого сигнала Ах и ere знака фиксируется в регистрах б и 7. Код в первом регистре б представляет собой код, обратный по отношению к коду во втором регистре 7. В качестве результата может быть использован . любой из этих кодов.

После окончания последнего и-го такта кодирования сигналом йа установочном выходе блока 8 управления, аналого-цифровой преобразователь устанавливается в исходное состояние (диаграммы на фиг ° 5 и б) .

Тождественные реэультаты преобразования аналогового сигнала в цифровой: код получаются, если в аналого-цифровом преобразователе исполь зуются эталоны отрицательной полярности. Процесс аналого-цифрового преобразования в этом случае осуществляется аналогично, как описано для преобразователя, в котором .. используются эталоны положительной полярности, с тем отличием, что при использовании эталонов отрйцательной . полярности сигналами 1 на выходах первого регистра б ключи блока 3 переключаются в положение l подключая тем самым эталоны к входам узла суммирования 1. Сигналами 1 на выходах второго регист- ра 7 ключи блока 3 переключаются в положение 2, подключая тем самым эталоны к входам узла суммирования 2.

Таким образом, введение s аналого-цифровой преобразователь ключа коррекции 9, элементов ИЛИ- 10 и ИЛИ-.

НЕ 11 блока формирования корректирую щего сигнала 12, с помощью которых формируется и подается во время преобр зования на входы компаратора .4 сигнал коррекции погрешности смещения нуля позволяет повысить точйость преобразования не менее чем в 5 раз и улучшить эксплуатационные

1Марактеристики без существенного снижения быстродействия аналого-.цифрово.го преобразователя °

1018231

1018231

Составитель B.Махнанов

Редактор Т.Парфенова Техерд В.Далекорей КорректорЕ.Рошко аМ ВВ

Заказ 3560/53 Тираж 936 Подписное

ВНИКНИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб. д. 4/5 филиал ИПП Патент, r. Ужгород, ул. Проектная, 4