Устройство для контроля блоков памяти

 

1. УСТРОЙС ВО ДЛЯ КОНТРОЛЯ БЛОЮШ ,содержащее первый комму -атор, первый и. второй формирователи сигналов, датчик напряжений, первый регистр, счетчйк, накопитель г переключатель, дешифратор адреса, схему сравнения и блок управления, первый выход которого соединен с первыми входами накопителя, счетчика и первого регистра, причем первый выход первого формирователя сигналов подключен к первому входу второго формирователя сигналов, второй вход которого соединен со вторым выходом блока управления, а третий .вход с первым входом блока управления и первьм выходом схемл сравнения, первый вход которой подключен к выходу счетчика, пер8С 4у входу переключателя и второму входу первого регистра, выход которого соединен со втойлм Входом переклоочателя, выход которого подключен к первому входу дешифратора адреса, выход которого соединен с первым входомпервого коммутатора, первые входы датчика напряжений и первого формирователя сигналов соединесо с выходом накопителя, второй вход первого коммутатора является входом устройства , отгл я дающееся тем, .что, с целью повьгиения быстродействия и упрснчение устройства, в него введены блок .эгшания реждагов контроля, второй -Коммутатор, шифратор , второй и третий регистры, трег , тий и четвертый форм(фователи сигна-Vлов , преобразователь кодов и блок местного управления, причем первый и второй вхОдаа преобразователя кодов подключены соответственно к. перйому выходу датчика напряжений и к первому выходу блока местного управления , первый вход которого соединен со вторым выходом датчика напряжений, первый вход третьего формирователя сигналов подключен к выходу блока задания режимов контроля , первому входу шифратора, второму входу накопителя и первому входу четвертого формирователя сигналов, первый выход и второй вход которого ;соединены соответственно с третьим входом накопителя, вторьмй входами блока местного управления и шифратора и со вторым выходом блока местного управления, третий вход которого подключен к выходу третьего формирователя сигналов, второму входу дешифратора адреса, второму входу счетчика, третьему входу первого регистра, третьему входу переключателя и первому входу второго коммуtv9 татора, второй вход и выходкотрро-СО го соединены соответственно с К1ходом-. первого коммутатора и со вторслм BxoV со о дом датчика напряжений, третий вхоД| вторрго коммутатора подключен ко втрСХ ) рому выходу первого форм{(ррвателя сигналов, второй вход которого соединен с выходом шифратора и,третьим входе датчика напряжений, четвертый вход которого подключен к третьему входу первого фося ирователя сигналов и второму выходу четвертого формирователя сигналов, третий вход которого соединен с первш выходом второ- . то формирователя сигналов, вторым вхо дом третьего формирователя сигналов и, первым входс 1 блока задания режимов контроля, второй и третий входы кото рого подключен соответственно ко

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

«е <в

peag 11 с 29/ОО

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3384986/18-24 (22) 05.11.81 (46) 15.06.83. Бюл.922 (72) A.Ä; Бакакнн, А.И. Бабаев, l0.Ñ. Исаев, Н.II. Коц и В.С. Ананич (53) 681.327(088.8.) (56) 1. Авторское свидетельство СССР

9 504250, кл. С 11 С 29/ОО, .1976.

2. Авторское свидетельство. СССР

SS 469971, кл. Q 06 Г 11/00, 1973 . (прототип). (54)(573 1. уС ОЯСтВО ЛНН ZOmsexra БЛОКЯВ ПАИЯТИ, содержащее первый коммутатор, первый и. второй формирователи сигналов, датчик напряжений, первый регистр, счетчик, накопитель, переключатель, дешифратор адреса, схему сравнения и блок управления, первый выход которого соединен с первыми входами накопителя, счетчика и первого регистра,- причем первый выход первого формирователя сигналов подключен к первому входу второго формирователя сигналов, второй вход которого соединен со вторым выходом блэка управления, а третий входс первым входом блока управления и первьи выходом схеыа сравнения, первый .вход которой подключен к выходу счетчика, первому входу переключателя и второму входу первого регистра, выход которого соединен со вторым входом переключателя, выход которого подключен к первому входу дешифратора адреса, выход которого соединен с первьи входом ° первого коммутатора, первые входы датчика напряжений и первого Формирователя сигналов соединены с выходом накопителя, второй вход первого коммутатора является входом устройства, о т л и ч а ю щ е е с я тем, .что, с целью повышения быстродействия и упрощение устройства, в него введены блок .задания режимов контроля, второй .коммутатор, шифратор, второй и третий регистры, трет тий и четвертый Формирователи сигна-4. лов, преобразователь кодов и блок местного управления, причем первый и второй входы преобразователя кодов подключены соответственно к первому выходу датчика напряжений и к первому выходу блока местного управления, первый вход которого соединен со вторым выходом датчика напряжений, первый вход третьего фор.мирователя сигналов подключен к выходу блока задания режимов контроля, первому входу шифратора, второму входу накопителя и первому входу четвертого формирователя сигналов, первый выход и второй вход которого g .,соединены соответственно с третьим входом накопителя, вторыми входами блока местного управления и шифрато-. ра н со вторым выходом блока местного управления,-третий вход которого подключен к выходу третьего Фор- Я мнрователя .сигналов, второму входу дешнфратора адреса, второму входу. счетчика, третьему входу первого регистра, третьему входу переключателя и первому входу второго коммутатора, второй вход и выход которо-.-. го соединены соответственно с выходом;. первого коммутатора и со вторыи вхо-. дом датчика напряжений, третий вход второго коммутатора подключен ко второму выходу первого Формирователя сигналов, второй вход которого -соединен с выходом шифратора и третьим входом датчика напряжений, четвертый вход которого подключен к третьему входу первого формирователя сигналов и второму выходу четвертого Формирователя сигналов, третий вход которого соединен с первым выходом второ- . го формирователя сигналов, вторым входом третьего формирователя сигналов и, первым входом блока задания режимов ( контроля, второй и третий входы которого подключен соответственно ко вто»

1023398 триггера, первый вход шестого формирователя сигналов и второй вход пятого формирователя сигналов являются ,соответственно первым и вторым входами блока, второй вход шестого формирователя сигналов и третий вход пятого формирователя сигналов объединены и являются третьим входом блока, выходом которого являются выходы триггеров.

2. памяти, содержащее адресный коммута

Изобретение относится к вычислительной технике и может быть исполь тор, блок анализа неисправностей зовано для контроля блоков постоян- и логической обработки, блок операной памяти, а также для контроля тивной памяти, блок управления, блок логических блоков. 5 генерации стимулирующих воздействий, Известно устройство для контроля блок памяти неисправностей, блок выявблоков памяти, содержащее блок вво- ления неисправностей (2) . да информации, блок управления, адрес- Недостатками известного устройства ный блок, блок синхронизации, блок являются его сложность, большая трусравнения, коммутатор f1) . )Q доемкость контроля и низкое быстроНедостатком этого устройства яв- действие, обусловленные применением ляется низкая достоверность контроля. программ для процесса контроля, ввоНаиболее близким техническим ре- дом программ с перфолент в оператив» шением к данному изобретению являет- .ную память устройства и необходимасся устройство для контроля блоков 5 тью частой смены программ. рому выходу схемы сравнения и к тре тьему выходу блока управления, четвертый вход четвертого формирователя сигналов соединен со вторым выходом второго формирователя сигналов и третьим входом преобразователя ко« дов, четвертый вход и выход которого подключены соответственно к выходу переключателя и ко второму входу блоа управления, первый выход которого оединен со входами второго и третьео регистров, выходы которых .подключе ны соответственно ко второму и к третьему входам схемы сравнения, выход преобразователя кодов является выходом устройства.

2, Устройство по п.1, о т л ич а ю щ е е с я тем, что блок зада-. ния режимов контроля, содержит первый и третий триггеры, пятый и шестой

Формирователи сигналов, первый и второй элементы задержки, причем.первый и второй единичные входы первого триггера подключены соответственно к первым выходам пятого н шестого .Формирователей сигналов, вторые выходы которых подключены соответственно к первому и второму единичным вхо- дам второго триггера и первому нуле" вому входу первого триггера, второй нулевой вход которого соединен с третьим выходом шестого формирователя сигналов, первым нулевым входом второго триггера и единичныи входом третьего триггера, выход первого триггера подключен ко входу первого элемента задержки, выход которого соединен со вторим нулевым входом второго триггера и первым нулевым входом третьего триггера, второй нулевой вход которого подключен к выходу второго элемента задержки, вход которого соединен с выходом второго триг-. гера, первым входом пятого формирователя сигналов и выходом третьего

3. Устройство по пп 1 и 2, о т л и ч а ю,щ е е с я тем, что блок местного управления содержит четвер тый, пятый и шестой триггеры, третий элемент задержки, элемент ИЛЙ и элементы И, первые входы которых соединены с выходом четвертого триггера, причем второй вход первого элемента ,И подключен к выходу пятого триггера, вторые входы второго и третьего элементов И соединены соответственно с единичным и с нулевым выходами шестого триггера, единичный вход которого подключен к выходу четвертого элемента И, нулевые входы триггеров соединены с выходом элемента ИЛИ, первый вход которого подключен к выходу третьего элемента..задержки, вход которого соединен с выходом первого элемента И, второй вход четвертого элемента И и единичный вход пятого триггера объединены и являются первым входом блока, третьи входы первого, второго и третьего элементов И объединены и являются вторым входом блока, единичный вход ,четвертого триггера и второй вход элемента ИЛИ объединены и являются третьим входом блока, выходы второго и третьего элементов И объединены и являются первым выходом блока, выход первого элемента И и выход четвертого триггера объединены и являются вторым выходом блока.

1023398

Цель изобретения - повышение быстродействия и упрощение устройства.

Поставленная цель достигается тем, что в устройство для контроля блоков памяти, содержащее первйй коммутатор,. первый и второй формирователи сигна-

° лов, датчик напряжений, первый ре гистр, счетчик, накопитель, переклк чатель, дешифратор адреса, схему сравнения и блок управления, первый выход которого соединен с первыми вхо-.10 дами накопителя. счетчика и первого регистра, причем первый выход первого формирователя сигналов подключен к первому входу второго Формирователя сигналов, второй вход которого соединен l5 со вторым выходом блока управления, а третий вход ; с первьм входом блока управления и первым выходом схемы сравнения, первый вход которой подключен к выходу счетчика, первому входу 2О переключателя и:;.второму входу первого регистра, выход которого соединен со вторым входом переключателя, выход которого подключен к первому входу дешифратора адреса, выход которого сое- р5 динен с первым входом первого комму-татора, первые входы датчика напряжений и первого формирователя сигналов соединены с выходом накопителя, второй вход первого коммутатора является входом устройства, введены блок задания режимов контроля, второй коммутатор, шифратор, второй и третий регистры, третий и четвертый формирователи сигналов, преобразователь кодов и блок местного управле-, ния, причем первый и второй входы преобразователя кодов подключены соответственно к.первому выходу датчика напряжений и к Первому вЫходу блока естного управления, первый вход 40 которого соединен со вторым выходом датчика напряжений первый вход третьего формирователя сигналов подключен к выходу блока задания режимов . контроля, первомучвходу шиФратора, 45 второму входу накопителя и первому входу четвертого формирователя сигналов, первый выход и-второй вход которого соединены соответственно с тре» тьим входом накопителя, вторыми вхо- 5О дами блока местного управления и шифратора и,со вторым выходом блока местного управления, третий вход кото-. рого подключен к выходу третьего Фор-, мирователя сигналов, второму входу дешифратора адреса, второму входу счетчика, третьему входу первого ре,гистра, третьему входу переключателя и первому входу второго коммутатора, второй вход и выход- которого соединены соответственно с выходом первого60 коммутатора и со вторым входом датчика напряжений, третий вход второго коммутатора подключен ко второму выходу первого формирователя сигна-. лов, второй вход которого соединен 65 с выходом шифратора и третьим входом датчика напряжений, четвертый вход которого подключен к третьему входу первого формирователя сИгналов и второму выходу четвертого формирова-. теля сигналов, третий ахоп которого соединен с первые выходом второго формирователя сигналов, вторым входом третьего формирователя сигналов-и первым входом блока задания режимов контроля, второй и третий входы козврого подключены соответственно ко второму выходу схемы сравнения и к третьему выходу блока управления, четвертый вход четвертого формирователя сигналов соединен со вторым выходом второго Формирователя сиг.налов и третвим входом преобразователя кодов, четвертый вход и выход которого подключены соответственно к выходу переключателя и ко второму входу блока управления, первый выход которого соединен со входами второго и третьего регистров, выходы которых подключены соответственно ко второму и к третьему входам схемы сравнения, выход преобразователя кодов является выходом устройства.

Кроме того, блок задания режимов контроля содержит первый, второй и третий триггеры, пятый и шестой

Формирователи сигналов, первый и второй элементы задержки, причем первый и второй единичные входы первого триггера подключены соответственно к первым выходам пятого и шестого

Формирователей сигналов, вторые выходы которых подключены соответственно к первому и второму единичньм входам второго триггера и первому нулевому входу первого триггера, второй нулевой вход которого соеди нен с третьим выходом шестого фор мирователя сигналов, первым нулевым входом второго триггера и единичныч входом третьего триггера, выход первого триггера подключен ко входу первого элемента задержки, выход которого соединен со вторым нулевым входом второго триггера и первым нулевым входом третьего триггера, второй нулевой вход которого подключен к выходу второго элемента задержки, вход которого соединен с выходом второго триггера, первьза входом пятого формирователя сигналов и выходом третьего триггера, первый вход шестого"формирователя сигналов и второй вход пятого формирователя сигналов являются соответственно первым и вторым входами. блока, второй вход шестого формирователя сигналов и третий вход пятого формирователя сигналов объе-. динены и являются третьим входом блока, выходом которого являются выходы триггеров.,1023398

Блок местного управления содержит четвертый, пятый и шестой триггеры, третий элемент задержи, элемент ИЛИ и элементы И, первые входы которых соединены с выходом четвертого триггера, причем второй вход первого элемента И подключен к выходу пятого триггера, вторые входы второго и третьего элементов И соединены соответственно с единичиым и с нулевым выходом шестого триг- 10 гера, единичный вход которого подключен к выходу четвертого элемента И, нулевые входы триггеров соединены с выходом элемента ИЛИ, первый вход которого подключен к выходу третьего элемента задержки, вход которого соединен с выходом первого элемента И, второй вход четвертого элемента И и единичный вход пятого триггера объединены .и являются первым входом блока, третьи входы первого, второго и третьего элементов И объединены и являются вторым входом блока, единичный вход четвертого триггера и второй вход элемента ИЛИ объединены и являются третьим входом блока, выходы второго и третьего элементов Й объединены и являются первым выходом блока, выход первого элемента И и вы-, ход четвертого триггера объединены и являются вторим выходом блока.

На фиг.1 представпена функциональная схема предложенного устройства; на фиг. 2 и 3 - соответственно функцио- З нальные схемы блока задания режимов контроля и блока местного управления.

Устройство содержит (фиг.1) первый

1 и второй 2.коммутаторы, первый фор-40 мирователь 3 сигналов, датчик напряжений 4, блок 5 местного управления, первый регистр б, счетчик 7, переключатель 8, дешифратор 9 адреса, шифратор 10, накопитель 11, второй 124 и третий 13 регистры, схему. сравнения

14, второй формирователь 15 сигналов, предназначенный для формирования управляющих команд, третий формирователь

16 сигналов, предназначенный для фор- 50

;мирования тактовых сигналов, четвертый;

Формирователь 17 сигналов, предназна- j ченный для формирования измерительHbtk: и управляющих сигналов, блок,18 управ ° ления, блэк 19 задания режимов контра1, ля ж преобразователь 20 кодов. Блок задания режимов контроля содержит фиг.2} первый 21, второй 22 и третий

3 триггеры, первый 24 и второй 25 элементы задержки, пятый 26 и шестой

27 формирователи сигналов. Блок мест- ного управления содержит (фиг.3) четвертый 28, пятый 29 и шестой 30 триггеры, первый 31, второй 32, третий 33, и четвертый 34 элементы И и элемент

ИЛИ 35. 65

Устройство работает следующим образом.

Перед началом проверки оператор через блок 18 фиг.1 вводит данные в накопитель 11 и таким образом задает виды проверки, по которым будет контролироваться проверяемый блок памяти. Видами проверки объекта контроля ОК, может, например, быть измерение сопротивления изоляции. разобщенных цепей, определение наличия перемычек, прямого и обратного сопротивления переходов диода, падения напряжения на элементе и т.д. Перед началом работы оператор кроме данных, определяющих контролируемые параметры ОК, должен задать количество контролируемых цепей посредством ввода числа в регистры 12 и 13 ° При этом в схеме сравнения 14 по достижении соответствующей точки формируется сигнал, который переключает устройство на следующий вид проверки .

Начало контроля осуществляется пуском через блок 18, при этом формируется сигнал включения вида контроля в блоке 19 и включается формирователь 15 сигналом по второму входу.

Формирователь 15 генерирует тактовые сигналы для синхронизации дальнейшей работы устройства, продвижение кото рых может быть прервано сигналом на третьем входе формирователя 15. Тактовые сигналы определяют последовательность команд, составляющих алгоритм проверки по каждому виду контроля. Последовательностью команд, например, может быть опрос дешифратора 9 для подключения выбранной точки, включение реле в коммутаторе 1, включение реле в коммутаторе 2, перевод кода адреса из счетчика 7 в регистр .б, включение формирователя 17 и т.д. ь

При включении формирователя 17 ра.боты формирователя 15 прерывается и управление передается формирователю 17, который формирует последова . тельность сигналов, поступающих на первый вход шифратора 10. Одновременно с сигналом, из которого формирует ся код операции в шифраторе 10, формируется импульс сопровождения, который определяет принадлежность кода датчику 4 или формирователю 3.

Управление формирователем 3 и датчиком 4 осуществляется кодом, поступающим с выхода шифратора 10 на вход формирователя 3 и вход датчика 4. Для распознания. принадлежности соответствующему блоку код сопровождается импульсом сопровождения, поступающим с выхода формирователя 17 на вход датчика 4 и вход формирователя З.i

Формирование кода на выходе шифратора 10 осуществляется таким образом, что на каждый импульс операции, поступающий с формирователя 17 на первый

1023398 вход шифратора 10, на его выходе формируется пятиразрядный двоичный код.

Работа шифратора 10 управляется сигналами из блока 19, задающего вид кюнтроля.

Объект контроля подключается на вход i.oììóòàòîðà 1. Подключение контролируемых точек производится при включении реле в ковалутаторе .1 сигналом, поступающим с дешифратора 9. Адрес точки задается счетчиком 7 или регистром б через переключатель 8.

В регистр б адрес может быть задан оператором или переводится из счет чика 7 в процесс работы. Подключение точки объекта контроля может быть .произведено включением ковеаута тора 1 одного реле на один из двух каналов или двумя, одновременно.

Количество воздействий определяется требованиями объекта контроля.

Датчик 4 может работать в двух режимах: сравнение с эталонной величиной донусковый контроль или непосредственно измерение оконтролируемой величины. Работа датчика

4 контролируется блоком 5, на вход которого поступают из датчика 4 сигналы "Готовность", "Конец иэмерения" и "Выход ноль-органа". Во время измерения с выхода блока 5 в формирователь 17 поступает сигнал прерывания работы формирователя 17.

Запрет снимается сигналом конца из э .мерения по сигналу результата "Норма".

При отсутствии сигнала "Норма" с выхода блока 5 на вход преобразования кода в регистры преобразователя 20 . вводится код адреса проверяемых то»

f0 чек объекта контроля с выхода Переключателя 8 и код результата контроля.с выхода датчика 4, которые выводятся ! на выход преобразователя 20.

Таким образом, в предложенном уст35 ройстве для процесса контроля не требуется громоздких программ, отсутствуют блоки считывания информацни с пеРфоленты, а введение формирователей

16 и 17, шифратора 10 блока 19 и бло- ка 5.позволяет сократить примерно в тридцать раэ время на проверку одного блока памяти.

Технико-экономические преимущесе2,ва предложенного устройства заключаются в его упрощении и более высоком быстродействии по сравнению с прототипом, 1023398

1023398 от!Х ото лиг

ВН IKIIH Закаэ 4221/37 Тираж 594 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Устройство для контроля блоков памяти Устройство для контроля блоков памяти Устройство для контроля блоков памяти Устройство для контроля блоков памяти Устройство для контроля блоков памяти Устройство для контроля блоков памяти Устройство для контроля блоков памяти 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх