Цифро-аналоговый преобразователь

 

(1% (11) СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ.

РЕСПУБЛИК.3(59 H К 13 02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

MO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОЧНРЫТИЙ (21 ) 2969292/18-21 (22 ) 01.08.80 .(46 ) 15.06.83. Бюл. Р 22 (72 ) Н.С. Боровиков и А.В. "фомичев (53) 681.325(088.8) (56 ) 1.."Электроника", 1979, Р 16, с. 63, рис. 4.

2. Клебанский P.B. Преобразователи кода в напряжение. М., "Энергия", 1973, с. 94, рис, 5. 3 (прототип ). (54 )(57 ) 1 .. ЦИФРО-АНАЛОГОВЫЯ ПРЕОБРАЗОВАТЕЛЬ, содержащий управпяемые генераторы тока и матрицу резисторов

Щ, входы которой соединены с выхо. дами управляемых гененаторов тока, первый регистр, информационные входы которого подключены к входным кодовым шинам, а вход синхронизации — к шине. синхронизации, о т л и ч а ю шийся .тем, что, с целью уменьшения ложной выходной информации, в него введены инвертор, второй регистр и элементы выравнивания, первые входы которых соединены с прямыми вы ходами первого регистра, вторые входы - c инверсными выходами первого регистра, третьи входы — с прямыми выходами второго регистра, а выходыс входами управляемых генераторов тока, причем информационные входы

BTopoI регистра подключены к информационным входам первого регистра, -вход синхронизации которого через инвертор соединен с входом синхронизации второго регистра.

2 ° Преобразователь по п.1, о т л и ч а ю шийся тем, что, каждый элемент выравнивания выполнен на транзисторе, двух резисторах, инверторе и элементе И-НЕ, при этом первый вход элемента выравнивания соединен через инвертор с первым выводом первого резистора, второй вывод кото-Е рого подключен к эмиттеру транзистора, второй вход элемента выравнивания соединен с первым входом элемента

И-НЕ, второй вход которого подключен к третьему входу элемента выравнивания, а выход — к базе транзистора, коллектор..которого соединен с выходом элемента выравнивания и через второй резистор с шиной источника питания.

1023б49

Изобретение относится к области импульсной техники и может использоваться для сопряжения между цифровым процессором и выходным устройством, имеющим линейные характеристики. 5

Из вестен цифро- аналоговый преобразователь (ЦАП ), содержащий регистр, дешифратор, ключи, генераторы тока и аналоговый сумматор 1).

Большое количество управляемых 10 генераторов тока, подключенных к выходу, усложняет конструкцию и снижает быстродействие устройства за счет увеличения емкости выхода относительно нулевой шины, что является недостатком данного устройства.

Известен также ЦАП, содержащий управляемые генераторы тока и матрицу резисторов R.-2Р, входы кото- 20 рой соединены с выходами управляемых генераторов тока, первый регистр, информационные входи которого подключены к входным кодовым шинам, а вход синхронизации — к шине синхронизации Г2) °

Недостатком данного устройства является наличие выбросов на выходе устройства при изменении входного кода более чем на одном информационном входе регистра, обусловленных неодновременностью переключения сигналов на выходе регистра.

Цель изобретения — уменьшение ложной выходной информации.

Поставленная цель достигается тем, что в цифро-аналоговый преобразователь, содержащий управляемые генераторы тока и матрицу регисторов

К-Ж, входы которой соединены с выходами управляемых генераторов тока, 40 первый регистр, информационные входы которого подключены к входным кодо- . вым шинам, а вход синхронизации к шине синхронизации, .введены инвертор,второй регистр и элементы вырав-. 45 нивания, первые входы которых соединены с прямыми выходами первого регистра, вторые входы — с инверсными выходами первого регистра, третьис прямыми выходами втоРого регистра, а выходи — с входами управляемых генераторов тока, причем информационные входы второго регистра подключены к информационным входам первого регистра, вход синхронизации которого через инвертор соединен с входом синхронизации второго регистра.

Кроме того, каждый элемент- выравнивания выполнен на транзисторе двух резисторах, инверторе и элементе

H-HE, при этом первый вход элемента 60 выравнивания соединен через инвертор с первым выводом первого резистора, второй вывод которого подключен к эьжттеру транзистора, второй вход элемента выравнивания соединен с 65 первым входом элемента И-HE второй вход которого подключен к третьему входу элемента выравнивания, а выход — к базе транзистора, коллектор которого соединен с выходом элемента выравнивания и через второй резистор с шиной источника питания.

На фиг. 1 приведена принципиальная электрическая схема ЦАП; на фиг. 2 — временные диаграммы, поясняющие его работу.

ЦАП состоит из инвертора 1, регистров 2 и 3 информационные входы которых соединены с входными кодовыми шинами 1... И . Шина тактового импульса соединена с входом синхронизации регистра 2 и через инвертор 1 с входбм синхронизации регистра 3. Выходы регистров соединены с элементами выравнивания 4, каждый из которых содержит инвертор 5, элемент

И-НЕ б, резисторы 7,8, транзистор 9, эмиттер транзистора соединен через резистор 7, инвертор 5 с прямым выходом Q„ ðåãèñòðà 2, база — с выходом элемента И-НЕ 6, входы которого соединены с инверсным выходом Я ре-,; гистра 2 и прямым выходом Q„ регистра 3 ° Коллектор. транзистора 9 соединен через. Резистор 8 с шиной источника питания Е„ . ВыхОды элементов выравнивания 4 соединены с входами управляемых генераторов тока 10, выходы которых соединены с входами матрицы резисторов R-2R11.

На фиг. 2 показаны эпюры в следующих точках устройства.: I - эпюра тактовых импульсов на входе синхронизации регистра 2 и инвертора 11; II сигналы на выходе Я . регистра 2; П I сигналы на выходе ц„ регистра 2; IV сигналы на выходе g регистра 3; V сигйалы на базе транзистора 9; V I .— сигналы на коллекторы транзистора 9.

Работу ЦАП удобно рассматривать при изменении информации на входе и старшего разряда в течении трех тактов.

При поступлении на входы регистров

2 и 3 тактовых импульсов Т (эпюра I ) на выходах Я„ ф„регистры 2 и выходе

Qp регистра 3 информация изменяется в соответствии с эпюрами II III, IV.

Передний фронт информации на выходах

G, фирегистра 2 привязан к переднему фронту тактового импульса с задержкой .1 . С выхода регистра 2 ин- . формации через инвертор 5 и резистор

7 поступает на эмиттер транзистора

9, открывая последний по переднему фронту (эпюра Н ). При этсм на базе транзистора 9 высокий уровень (эпюра Ч ). Закрывается транзистор 9 по переднему фронту информации, посту-„ пающей с выхода Qp (эпюра Ш) через элемент И-НЕ б на базу данного транзистора (эпюра V), на базе транзистора устанавливается низкий потенциал.

1023649

Через время равное длительности тактового импульса на базе транзистора 9 установится высокий уровень, но транзистор 9 останется закрытым, так как на его эмиттере в течение этого времени установится высокий уровень. Так как открывание н закрывание ключа на транзисторе 9 происходит по переднему фронту информации на выходах Я и 0н связанных с передним фронтом тактового импульса, то сигнал на коллекторе транзистора 9 имеет равную задержку и время переключения (эпюра V I ).

Сигналы с выходов элементов выравнивания 4 управляют генераторами токов 10 и поэтому при одновременном поступлении входных сигналов на выходах генераторов 10, а следовательно, и на выходе всего устройства не будет выбросов, обусловленных неодновременностью переключения триггеров регистра 2.

1023649

Фиг. 2

Составитель A. Симагин

Редактор A. Гулько ТехредМ.Гергель Корректор В. Бутяга

Заказ 4239/49 Тираж 93б Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,Ж-35, Раушская, наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4