Коррелометр

 

КОРРЕЛОМЕТР, содержа дай п-разрядный счетчик, выходы п разрядов которого соединены с соответет вующими алрзсншли входами блока постоянной памяти и блока памяти, управл1Я1едий вход KOToi orb объединен с в ходе счетчика и входе синхронизации сумматора и подклит ей к выходу генера гора тактовых импульсов, информационные входы и выходы блока памй соединены соответственно с соответств щими выходами и первымиинфо ялационными входами с: мматора, вход переключения режима которого соединен с выходом последнего разряда счетчика , вьгход К-го разрядакоторого соеда1нен с управляоощим входом аналогоцифрового преобразователя, инфорялационный вход которого является входсм устройства, отличающийся тем, что, с целью повышения быстродействия , в него введен блок регистров общего назначения, адресные входы записи, адресные входы чтения и управляющей вход которого соединены соответственно с соответствующими вы-§ ходами (й-Й) старяих разрядов счетчиШ ка, соответствующими выходами блока постоянной памяти и с управляющим входом аналого-цифрового преобразователя , а выходы блока регистров общего назначения соединены с соответствующими вторыми информационными входами сумматора.

ООЮЭ ООВЕТСИИХ

ООЩ4АЛИОТИЧЕСНИХ

РЕСПУБЛИК цщ 4 06 Р 15/336

ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССОР

ПО ДЕЛАМ ИЗОБРИЕНИИ И ОТНЯТИЙ (21) 340 7073/18-24 (22) 19. 03. 82 (46) 30. 06. 83. Бюл. В 24 (72) В.П.Абрамович, О.р.даминов

Д.П.Фролов, С.Е.Калинин и И.И.Якимович ,(71) Акустический институт им. акад. Н.Н. Андреева AH СССР (53) 681 ° 3(088.8) . (56) 1. Авторское свидетельство СССР

9 642713, кл. 6 06 Р 15/34, G 01 S 9/02 1979

2. Авторское свидетельство СССР

Р 422010, кл. G 06 Р 15/336, 1974 (щютотий). (54)(57) КОРРЕЛОИЕТР, содержащий п-разрядный счетчик, выходы и разрядов которого соединены с соответст вующими адреснымн входами блока постоянной памяти и блока памяти, управляющий вход которого объединен с входом счетчика и входом синхрониза-. ции сумматора и п<щключен к выходу генератора тактовых импульсов, инфор,.SU.„1 А

Ф мационные входы и выходы блока памяти соединены соответственно с соответствующими выходами и первыми информационными входами сумматора, вход переключения режима которого соединен с выходом последнего разряда счетчика, выход 6-го разряда которого соединен с управляющим входом аналогоциФрового преобразователя, информаци" онный вход которого является входом устройства, отличающийся тем, что, с целью повыщения быстродействия, в него введен блок регистров общего назначения, адресные входы записи, адресные входы чтения и управляющий вход. которого соединены соответственно с соответствующими вы-Е ходами (Ю-В) старших разрядов счетчика, .соответствующими выходами блока постоянной памяти и с управляющим входом аналог -цифрового преобразо-. вателя, а выходы блока регистров общего. назначения соединены с соот- Я ветствующими вторыми информационничи входами сумматора.

1 026144

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано s системах автоматического управления для обнаружения опорйаго частотно-мо-. дулированного сигнала в анализируемом случайном сигнале.

Известен цифровой коррелятор для обнаружения эхо-сигналов, содержащий аналого-цифровой преобразователь, цифровые линии задержки, генератор i0 опорного сигнала, генератор импульсов, блок умножения и блок усреднения 1, Недостатком такого коррелятора является Относительно низкое быстро- 5 действие.

1 Наиболее близким по технической сущности к предлагаемому является коррелометр, содержащий аналого-цифровой преобразователь, вход которого 2) является входом устройства, а выходы подключены через элемент И к входам дополнительных элементов ИЛИ и И, выходы которых через элементы ЙЛИ соединены с входами сумматора, выходы дополнительных элементов

ИЛЙ подключены к входам блока фиксации среднеквадратического отклоне ния, выход которого подключен к входу блока управления, содержащего генератор импульсов и счетчик, выходы которого соединены соответственно с входами аналого-цифрового преобразователя, блока постоянной памяти, в котором записан праквантованный на два уровня опорный сигнал, сумматора и блока памя" ти, в котором хранятся суммы, сформированные в сумматоре, информационные входы и выходы блока памяти под- ключены соответственно к выходам и 4Q входам сумматора, выходы блока постоянной памяти соединены с входами элементов И 2 ).

Однако у коррелометра недостаточно высокое быстродействие, связанное с необходимостью выполнения эа период Ь дискретизации по времени

М операций умножения значений проквантованного на два уровня опорного сигнала на выходной код аналогоцифрового преобразователя и Й опера ций сложения полу,енных произведений с текущими суммами. Здесь И-.числа точек оценки взаимной корреляционной функции;

Цель изобретения — повышение бы- 55 стродействия обнаружении сигналов.

Поставленная цель достигается тем, что s коррелометр, содержащий s -раз", рядный счетчик, выходы и разрядов, которого соединены,с соответствую- бо щими адресными входами блока постоянной памяти и блока памяти, управ« ляющий вход которого объединен с вхо- дом счетчика и входам синхронизации сумматора и подключен к выходу гене .65

2 ратора тактовых импульсов, информационные входы и выходы блока памяти соединены соответственно с соответствующими выходами и первыми информационными входами сумматора, вход переключения режима которого соединен с выходом последнего разряда счетчика, выход 5 -го разряда которого соединен с управляющим входом аналого-цифрового преобразователя . информационный вход которого является входом устройства, введен блок регистров общего назначения, адрЕсные входы записи, адресные входы чтения. и управляющий вход. которого соединены соответственно с соответствующими выходами (и- Г ) старших разрядов счетчика, соответствующими выходами блока постоянной памяти и управляющим входом аналого-цифрового преобразователя, а выходы блока регистров общего назначенйя соединены с соответствующими вторыми информационными входами сумматора.

На фиг.1 представлена структурная. схема устройства, на Фиг.2 - процесс формирования констант опорного частотно-модулированного сигнала., Коррелометр содержит аналого-цифровой преобразователь (ЛЦП) 1, блок 2 регистров общего назначения (РОН), сумматор,3, блок 4 постоянной памяти, блок 5 памяти, Q --разрядный счетчик 6 и генератор 7 тактовых импульсов.

Исследуемый случайный сигнал g(+) в устройстве (Фиг.1} поступает на . информационный вход АЦП 1, управляю щий вход которого объединен с уп.равляющим входом блока 2 РОН и.подключен к выходу К -го разряда счетчика 6. Информационные входы блока

2 РОН, адресные входы записи и чтения соединены соответственно с соответствующими выходами АПП 1, выходами (д-2) старших разрядов счетчика 6 и выходами блока 4 постоянной памяти,,адресные входы которого объединены с адресными входами блоха 5 памяти и подключены к соответствую щим выходам и разрядов счетчика 6, вход которого объединен с управляющим.входом блока 5 памяти, входом синхронизации сумматора 3 и подк1по чен к выходу генератора 7 тактовых ,импульсов. Выходы блока 2 POH соеди нены с соответствующими первыми ин:формационными входами сумматора 3, вторые информационные входы сумматора 3 подключены к выходам блока 5 памяти.

Каррелометр работает следующим образом, Для обнаружения в случайном сигнале Х(1) опорных частотно-модули рованных сигналов вида (Ь)=51иЦЮаФ>

+Q(+)3 длительностью Т в. блок 4 постоянной памяти записываются хат

;, рактеризующие опорный сигнал q (®) 1026144 двоичнйе числа вида 5„=-(Qg... 5» ), где .1= 0 1,. ЯМ Ц

Процесс формйровання В для . в=3 изображен на фиг.,2.

Сигнал g(t) предварительно квайтуется по времени с периодом дискретизации h= ijf rye f< равна частоте следования тактовых импульсов с первого выхода синхронизации счетчика 6. Полученная последова-. тельность ординат сигнала разбивает.- 10 ся на Й Р блоков по И = 2 41ордннат у(М-4. )yg где )= 0,1,..., (И - 1).

Эти ординаты квантуются на два уровня, причем единичное значение - присваивается ординатам, имеющим максимальное значение следующим образов

1,если 3$(IA;+j )Cs)> J 7(thq+j +4) 63 29 ., т, в остальных случаях.

\ I

Таким образом получаем 2 блоков по 2" чисел )" в каждом блоке. 25

Так как в любом периоде ОПОридго. сигнала содержится больше И ОтсЧетов, то в каждом блоке тольхо Одно число

94 может быть равно единице Каждому бдоку чисел % как -noK saao на ЗО фиг.2, ставится в соответствие дво- » ичное число.Ь-= (Ф рЬ4... ш), причем если в i-ом блоке 4 = 1, то

= (ОЬ1 ° " ЬИ1 Ь ф, ° если в этом блоке .все числа $4 равны нулю,то

И„ -" О. Число 84 характеризует наличие и расположение максимума опорного сигнала в 1 --ом блоке.

Входной случайный сигнал x(t)..пре- образуется в Agp 1 в к-разрядный двоичный код с частотой квантования 40 . Последовательность значений вход. ного сигнала разбивается на блоки по М Отсчетов где r = 0,1.2. °" - номер блока входного сигнала;

- номер отсчета в блоке, Для обнаружения. опорного частотно-модулированного сигнала в случайном сигнале z(t) в коррелометре фор- мируются суммы

М-» 1а-Л . N-4 . л; . а-4

3 ° Х1 - и+4+1 ф М нл 14 л @11

1р 1=О Ч " + +1 te 1 " .. 4»O где p - r - и + 1 + i + В;

Превышение значения Я заданного порога Я ь является критерием Обнаружения сигнала. Для узкополосных сигналов x(t) и 9I t) с медленно .меняющимися амплитудами и фазами оценки % =Я . Pf. линейно связаны с оценками корреляционной функции Йр вычисленными релейным коррелятором:

W.„„=+В,».

На двоичный и-разрядный счетчик 6 с выхода генератора 7 тактовых импульсов поступают импульсы с час-" тотой следования Ео. Частота импуль-. сов с выходов .3-го и И. -ro разрядов

t счетчика соответственно равна f> Q g2 .и f f /2>. На и-разрядных ЬыЯ.. 6 ходах счетчика 6.формируется с часТОтой Йб двоичный код . 1 =Оу1 р ° ° у IN 1) .номера такта," где,И=2, а на выходах

И

Ь (q 9) старших разрядов - g частотой и двоичный код j = 0,1;..., (14-1) номера числа, Хр, - Ф -га блока.

;Каждый лок с номером т содержит

N =" 2 :чисел 4 .

Блоки Хгл записываются ь блок 2

РОН, состоящнй из, двух половиН, каж дый из которых содержит N ячеек памяти разрядности к.За один цикл ра-боты устройства с частотой f4 производится запись И чисел r-го блока

Х - в ячейки памяти первой половины блока 2 РОН, адреса которых задаются двоичным кодом на выходах (и-В> старших разрядов счетчика 6. В теченйе этого цикла иэ второй половины блока 2 РОН с частотой о проиэьоднтся чтение из ячеек, адреса .которых определяются выходным(И-0) -разрядным кодом блока 4 постоянной памяти. В течение следующего цикла (г+ 4)-4 . блок входного сигнала записывается во вторую половину, а чтение производит-. ся иэ первой половины блока 2 РОН.

После каждого. цикла работы устройства происходит".переключение половин блока 2 Р0Н..Каждый цикл вычисления состОит,иэ N тактов с номерами 1 =

= 0,1,... (й-1). Двоичный код номера такта с выходов И -разрядов счетчика б с частотой Хр поступает на адресные входы блока 4 постоянной па,мяти и блока 5 памяти. Константы В1, поступая с выхода блока 4 постоянной памяти на блок 2 Р08, считывают иэ него значения Х + Ьл . Таким образом в 1-й такт V-го цикла вычисления на в юходе блока 2 РОН формируется код ЦЯ

Для вычисления. $1. в коррелометре формируются частичные суммы . . 1 =4 1 .л, Ь T. Ъ4Х1„1 +М=64.Щ4) 3%1 Г где у = 1 2,... (N -1).

Частичные суммы записываются в блок 5 памяти, причем номер. ячейки блока .5 памяти совпадает с номером частичной суммы расположенной в ней..

При добавленйи слагаемого к частичной сумме с номером ф она перемеща- ется в ячейку блока 5 памяти с номером Щ ф равному количеству сла гаемых в частичной сумме. Блок 5 па102б144

ВНИИПИ Заказ 4560f41 Тираж 706 Подписное

Филиал ППП "Патент", г.ужгород, ул.Проектная,4 мяти работает в режиме чтения, При . значениях тактовых импульсов равных и режиме записи, при значениях рак« товых импульсов равных О. Считанная из блока 5 памяти информация сохраняется на его выходах до прихода следую- 5 щего тактового импульса.

На вход синхронизации и вход переключения режима сумматора,3 поступают соответственно импульсы с выхода генератора 7 импульсов ТФр и импуль- ®О сы начала цикла ТИ с выхода старшего разряда счетчика 6. Частота следо. вания импульсов ТИц - %з фф".После прихода переднего фронта импульса ТН>, который совпадает с началом" f5 нулевого такта, содержимое сумматора 3 сравнивается с кодом порога S, при этом информация с выхода ,блока 2 РОН поступает непосред-;, ственно на выход сумматора 3. 2О

В остальные такты с номерами

3.,2,... (g-3) сумматор 3 работает в режиме сложения кОдов, поступающих с выходов блока 2 РОН и блока .5 памяти. После прохождения переднего фронта импульсов ТИ0 содержимое сум- „ матора 3 фиксируется на его выхОдах, а на первом информационномЪыходе счетчика 6, формируется код номера такта. 8 нулевой такт цикла с номе-- ЗО ..ром сумма, Ьг у сравнивается с порогом 5р, а на выходе блока 2

РОН формируется значение 9 -Ьоg .

Первый такт наЧинается выдачей бр; на выхоц сумматора 3, вызово"л из первой ячейки блока 5 паияти частичной сум- >5 мы Sy, йформированием: на выходе

РОН 2 эначения,й„ Х . После прохождения импульса ТИ (ТИО-O) сумма 9 < за" писывается в первую ячейку блока 5 памяти. ПервЫй такт заканчивается формирование л в сумматоре 3 суммы 8 „. Во втором такте вычисле ния в сумматоре 3 формируется частичная су;ила 5г>, à фиксируется иа его выходе Й после, прохождения Тй заносится во вторую ячейку блока 5 памяти. 3 последний такт цикла в сум маторе 3 формируется сумма Ь яВ, @ц+

+ 3@11, а в.последнюю ячейку блока 5 йамяти заносится сумма 9г .» .

Таки:л образом, за один цикл работы устройства производится сравнение с порогом суммы Ю .л, формироваwe су.лмы 6 и обновление частичных сумм; т;е. при каждом сдвиге входногЬ сигнала,х Ь) на время . = Nh, то,МЙ точкам оценивается корреляционная связь аналвзируемого и опорного сигналов.

Введение блока 2 РОН и дополнитель ных соединений позволяет значительно повысить быстродействие коррелометра.

Действительно если в прототипе для формирования В;)(< требуется произвести И операций сложения, то в предлагаемом устройстве они заменяются однотактной операцией считывания из регистра общего назначения кода Х с номером Si, т.е быстродействие повы. шается в И раз ° Например, при И 8, к = 8, M = 256, используя серийные микросхемы, коррелометр позволяет анализировать сигналы с высшей частотой до 15 кГц, которая в восемь раз вьвю частоты сигналов, обрабатываемых в устройствах, реализующих схемы прототипа. !