Устройство для определения взаимных корреляционных функций

 

. СОЮЗ СОНЕТСНИ)( (° Я

РЕСПУБЛИК

3(5П 6 Р 15 31

ОПИСАНИЕ ИЗОБРЕТЕНИЯ и АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ (21} 3339616/18-24 (22) 25,. 09. 8 1 (46): 07.05.83. Бюл.. Р 17 (72) 10. И. Кузьмин (53) 681,3(088.8) (56) l. Авторское свидетельство СССР

В 691866, кл. 6 06 F 15j36, 1979 °

2. Авторское свидетельство СССР

В 783799, кл. G 06 Г 15/31, 1980 (прототип}. (54)(57} УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

ВЗАИИНЫХ КОРРЕЛЯЦИОННЫХ ФУНКЦИЙ, . содеркащее два аналого-цифровых преобразователя, информационные входы которых являются соответственно входами. устройства, а вйходы соедикейы соответственно с информационными вхо дами вычислительного блока, выход синхронизирующих импульсов которого соединен с первым входом первого элемента ИЛИ и входом записи бдока памяти, выход которого соединен е .информационнйми входами элементов И первой группы, выходы которых поедя" нены с входами соответствующих бло-. ков усреднения, выходы последних соединены с информационными входамн элементов И второй группы, выходы которых соединены соответственно .с входамн второго элемента ИЛИ, выход которого является выходом устройства, управляющие входы аналого-цифровык преобразователей вычислительного блока и вход делителя частоты объединены и соединены с входом первого генератора тактовых импульсов, выход делителя частоты соединен с входами начальной установки вычислительного блока, первого и второго счетчиков и . с единичным входом первого триггера, выход -которого соединен с информационным входом первого элемента И, управляющий вход которого соединен с выходом второго. генератора тактовых импульсов, а выход соединен с вторым,.SU„„1 1 1 A входом первого элемента ИЛИ, выход последнего соединен с информационным входом первого счетчика, выход етарmего разряда которого соединен с ин формационным входом второго счетчика, выход старшего разряда которого Соединен с информационным входом третьего счетчика и нулевым входом первого триггера, выходы разрядов первого и второго счетчиков соединены с соответствующими группами адресных входов блока постоянной памяти и дешифратора, а выходы разрядов третьего счетчика - с соответствующей группой адресных входов блока постоянной памятк, выходы дешифратора .соединены с управляющими входами соот- Я ,ветствующкх элементов И первей и второй групп, а выходи блока постоянной памяти » «соответственно е адреснымк вещами блока памяти, о тл к ч а в щ е е с я тем, чтэ, с.целью увеличения разрешающей способ- Я

:ности его к точности при анализа процессов, представленных суаеаойсигналов, в устройство введены два элемвнты эадеркки, второй элемент И, компаратор, два формирователя импульеок, второй триггер, причем вход первого элемента э«адержки объединен с первым вкедом компаратора и соединен е информационным выходом вычислительного блока, а выхсщ со щмнеи с кнфорйационньвс входом второге-элемен та -И, виасод которого соедщнеи с ssформационным входом блока дамяти, второй вкод компаратора соединен с источником nopqroioro уровня, а его выход - с входами формирователей импульсов, выходы первого из которых непосредственно, а второго через второй элемент задержки соединены соответственно с единичным и .нуле:вым входами второго триггеров, выход которого соединен с управляющим входом второго элемента И.

1016791

Изобретение относится к измерительной и вычислительной технике и может быть использовано для измерения аргумента и значения функции взаимной корреляции между случайными процессами, подвергнутыми разным 5 временным искажениям.

Известно устройство для определения взаимной корреляционной функции между случайными процессами, подвергнутыми разным временным искажениям, 10 в котором перед корреляционной обработкой один из исследуемых сигналов подвергается дискретизация с частотой, отличной от частоты дискретизации другого сигнала 1 g.

Устройство обладает низким быстродействием, так как в нем осуществляется поиск частоты дискретизации.

Наиболее близким по технической сущности к предлагаемому является коррелометр, содержащий аналогоцифровые преобразователи, вычислитель ный блок, два элемента ИЛИ, блок памяти, две группы элементов И, блоки усреднения, два генератора так. товых импульсов, делитель частоты, триггер., три счетчика, постоянное запоминающее устройство .и дешифратор 2 j.

Устройство параллельно создает различные варианты смещений отсчетов частных коррелограмм по оси вре мени, т.е. одновременно строит несколько моделей компенсации изменения задержки между входными сигналами. 35

Однако при анализе процессов, когда каждый из входных сигналов представляет собой сумму двух и более сигналов, подвергнутых разным временным искажениям, известные уст- 40 ройства обладают недостаточной точностью и разрешающей способностью.

Особенно это проявляется при анализе процессов, когда из входящих в сумму сигналов один значительно пре- 45 восходит по мощности другие.

Цель изобретения — увеличение разрешающей способности и точности при анализе процессов, представленных суммой сигналов. 50

Поставленная цель достигается тем, что в устроиство для определения взаимных корреляционных функций, содержащее два аналого-цифровых преобразователя, информационные входы которых являются соответственно входами устройства, а выходы соединены соответственно с информационными входами вычислительного блока, вход синхронизирующих импульсов которого соединен с первым входом первого элемента ИЛИ и входом записи блока памяти, выход которого соединен с информационными входами элементов И .первой группы, выходы которых соединены с входами соответствующих бло- 65

2 ков усреднения, выходы которых соеди.— нены с информационными входами элементов И второй группы, выходы которых соединены соответственно с входами второго элемента ИЛИ, выход которого является выходом устройства, управляющие входы аналого-цифровых преобразователей вычислительного блока и вход делителя частоты объединены и соединены с входом первого генератора тактовых импульсов, выход делителя частоты соединен с входами начальной установки вычислительного блока, первого и второго счетчиков и с единичным входом первого триггера, выход которого соединен с информационным входом первого элемента И, управляющий вход которого соединен с выходом второго генератора тактовых импульсов, а выход соединен с вторым входом первого элемента ИЛИ, выход последнего соединен с информационным входом первого счетчика, выход старшего разряда которого соединен с информационным входом второго счетчика, выход старшего разряда которого соединен с информационным входом третьего счетчика и нулевым входом первого триггера, выходы разрядов первого и второго счетчиков соединены с соответствующими группами адресных входов блока постоянной памяти и дешифратора, а выходы разрядов третьего счетчика — с соответствующей группой адресных входов блока постоянной памяти, выходы дешифратора соединены с управляющими входами соответствующих эл ментов И первой и второй групп, а выходы блока постоянной памяти — соответственно с адресными входами блока памяти, введены два элемента задержки, второй элемент И, компаратор, два формирователя импульсов, второй триггер, причем вход первого элемента задержки объединен с первым входом компаратора и соединен с информационным выходом вычислительного блока, а выход соединен ñ информационным входом второго элемента И, выход которого соединен с информационным входом блока памяти, второй вход компаратора соединен с источником порогового уровня, а выход — c входами формирователей импульсов, выходы первого из которых непосредственно, а второго через второй элемент задержки соединены соответственно с единичным и нулевым входами второго триггера, выход которого соединен с управляющим входом второго элемента И.

На фиг. 1 приведена функциональная схема устро;йства; на фиг. 2 функциональная схема вычислительного блока; на фиг. 3 — временная диаграмма процесс а обработки одной частной коррело граммы, полученной

- 1016791 в результате корреляционного анализа . триггера 34, выход которого соединен двух сигналов X(t) и У (t), каждый с информационным выходом элемента из которых представлен суммой двух И 36, управляющий вход которого обънезависимых случайных процессов ((t) единен с входом элемента 37 задержи q (1)> на фиг. 4 - временная диаг- ки и соединен с выходом элемента 37 рамма процесса получения результиру- 5 задержки и соединен с выходом генеющей коррелограммы для канала, в ко- ратора 35 тактовых импульсов. Выход тором выделяется взаимная корреляци- элемента И 36 соединен с входом онная функция (ВКФ) — R (Y) между сиг- счетчика 38, выходы разрядов котороналами () и y (<+Q . го соединены с соответствующими вхоУстройство (фиг. 1) содержит ана- 10 дами дешифратора 39, а выход старше-. лого-цифровые преобразователи 1 и 2, ro разряда счетчика соединен с вто- вычислительный блок 3, блок 4 памя- рым входом триггера 34. Выход элети, первый элемент ИЛИ 5, первую груп- мента 37 задержки является выходом пу элементов И 6, блоки 7 усреднения, синхронизирующих импульсов вычисливторую группу элементов И 8, второй 15 тельного блока 3. элемент ИЛИ 9, первый генератор 10 Устройство для определения взаим- . тактовых импульсов, делитель 11 час- ной корреляционной функции работает тоты, первый счетчик 12, второй счет- следующим образом. чик 13, третий счетчик 14, первый В течение одного цикла происхотриггер 15, первый элемент И 16, 20 дит вычисление очередной частной корвторой генератор 17 тактовых импуль- релограммы (ЧК) в вычислительном блоу сов блок 18 постоянной памяти де- ке 3 и прибавление отсчетов пред-.

4 шифратор 19, второй элемент И 20, шествующей ЧК, хранящихся- в блоке второй триггер 21, элемент 22 задерж- памяти, к отсчетам промежуточных ки компаратор 23 формирователи 24 25 коррелогра 4 хранящимся в блоках 7 и 25 импульсов, элемент 26 задержки. усреднения. При этом количествоВычислительный блок 3 содержит элементов И в первой 6 и второй 8 группу регистров 27 сдвига, группу группах и количество блоков 7 усредумножителей 28, группу усреднителей нения равно и> и, где и - количест.

29., элементы 30 памяти, группу эле- во отсчетов одной коррелограммы, и ментов И 31, элементы 32 и 33 задерж- -З0 количество моделируемых законов-изки, триггер 34, генератор 35 такто- мерения задержки между исследуемыми . вых импульсов, элемент л сов элемент И 36 элемент сигналами. Количество циклов опреде37. задержки, счетчик 38, дешифратор ляется необходимым фактором усредне39 и элемент ИЛИ 40. Информационный: ния и и равно й/н„; где и„ -- фактор вход группы регистров 27 сдвига яв- 35 усреднения при вычислении каждого из ляется информационным входом блока, отсчетов одной частной коррелограмьы. первые в е входы групп умножителей объ- Емкость счетчика 12 равна и>, емкость

14 и являются другим информаци- счетчика 13 и» емкость счетчика единены и явл ю оп еляется онным входом блока, управляющие вхо- М/и„. Фактор усреднения опред ды группы регистров 27 сдвига объ- 40 следующим образом елиненм и являютея управляюмим. входом блока, а. выходы группы регистров

Ч 4tf

27 сдвига соединены с вторыми входа--- в ми группы умножителей 28, выходы которых соединены с .с ены с .соответствующими- 45 где Ч вЂ” текущая средняя скорость информационными входами группы ус- измеиенйя задержки; реднителе, У и 29 управляющие входы дФ вЂ” интервал дискретизации;

f; - верхняя частота входного которых объединены и соединены с выходом элемента 32 задержки.. Выхо= сигнала.

-r

В исходном состоянии перед началом етств .ими ин ормационными 50 каждого нового цикла счетчики 12 и г ппы среднйтелей 29 соединены =

13 и триггеры 15 и 21 обнулены Блавходами элементов 30 памяти, управягодаря этому элемент .И -20 открыт, а пяющие входы которых объединены с вхо элемент И 16 закрыты. Тактовые импульной установки сы,.-генеРиРУемые. генеРатоРом 10 так55 товых импульсов, поступают на синхросоединены с соответствующими ин в тствующими инфор.— низирующие входы аналого-цифровых 1 и 2 преобразователей (Atgl) и на вход мационными входами группы элементов

И 31, управляющие входы ко я щие входы которых сое- делителя ll частоты. Коэффициент дединены с coîòâåòñòâó и ответствующими выходами - - ления делителя 11 частоты, равный и. дешифратора . ыхо ы

39 Выходы группы эле- 60 выбирается Таким, чтобы в интервале ментов И 31 соединены с соответствую- между его выходными импульсами прощими входами элементов ментов ИЛИ 40 выI изошло построение ЧК вычислительным ход которого является вляется информационным блоком 3 и передача ее отсчетов чевыходом блока. Выход элемента 33 за- Рез элемент 22 задержки и элемент держки соединен с перв с первым входом 65 и 20 в блок 4 памяти. Отсчеты сигна1016791.лов Х (4) и У (t) с выходов АЦП 1 и 2 поступают в вычислительный блок

3, в котором происходит вычисление отсчетов ЧК.

Вычислительный блок 3 (фиг. 2) работает следующим образом.

Сигнал Х (t) поступает на вход аналого-цифрового преобразователя 1, и в момент поступления импульсов генератора 10 преобразуется в соответствующий rn-разрядный двоичный код. р

Этот код поступает на входы группы регистров 27 сдвига, выполняющих функцию цифровой линии задержки.

Длина каждого из регистров 27 сдвига определяется требуемой задержкой 15 и количеством частных оценок:

t мо(кс + р а1 гДе армс,кс — тРебУемое вРемЯ задержки; количество частных оценок.

С появлением каждого нового сдвигающего импульса на выходе генератора 10 тактовых импульсов коды-отсчеты входного сигнала продвигаются вправо по группе регистров 27 сдвига.

Импульсы, представляющие отсчет в двоичном коде, с выхода одноименных триггеров, например К, регистров 27 сдвига проходят на входы умножителей

28 того же номера K. На тот же умножитель 28 подаются отсчеты входного сигнала У (4) от аналого-цифрового преобразователя 2. На выходе К-того умножителя формируется код, равный элементарному произведению X (4-К ь1х З5

«У (<). Код произведения- синхронно с тактовыми импульсами передается на К-й усреднитель 29.

Накопление элементарных произведе. ний в усреднителях 29 продолжается 4р до возникновения сигнала на выходе делителя 11 частоты. Коэффициент деления делителя 11 частоты равен выбранному для частной оценки фактору Усреднения Nq. Синхронно с вы- 45 ходным сигналом делителя 11 частоты результаты усреднения записываются в элементы 30 памяти, а через интервал времени, определяемый элементом

32 задержки, усреднители 29 обнуля-.. ются и начинается новый процесс вычисления очередных частных оценок.

Через интервал времени t„, определяемый элементом 33 задержки, триггер 34 переходит в состояние 1. и разрешающий потенциал поступает на один из входов элемента 36 И, на второй вход которого поступают Импульсы от генератора 35 тактовых импульсов, С выхода генератора 35 тактовые импульсы начинают поступать 6Р на вход счетчика 38, модифицируя каждый раз его состояние на единицу. В соответствии с состояниями счетчика ,38 дешифратор 39 управляет элементами И 31 так, что на вход элемента 22 65 задержки и компаратора 23 синхронно со сменой каждого состояния счетчика 38 через соответствующий элемент

И 31 и элемент ИЛИ 40 поступают по порядку отсчеты ЧК (хранимые в элементах 30 памяти) с аргументами от м стикс

0 до ---- — + 2 . з1

Отсчеты ЧК через элемент 22 задержки и элемент И 20 поступают на вход блока 4 памяти. Передача каждого отсчета ЧК сопровождается синхронизирующим импульсом, который поступает на вход записи блока 4 памяти и через элемент ИЛИ 5/на вход счетчика 12, модифицируя каждый раз его состояние на единицу. Код состояния счетчика 12 через блок 18 постоянной памяти передается на адресные входы блока 4 памяти, чем обеспечивается

:запись каждого нового отсчета ЧК по новому адресу.

Параллельно с этим отсчеты ЧК поступают на первый вход компаратора

23, к второму входу которого подключен источник Оп порогового уровня.

Когда в момент времени 1 (фиг. 3) величина очередного отсчета ЧК превысит пороговый уровень Оп(фиг. За), компаратор 23 открывается и генериру4т импульс (фиг. Зб), который оканчивается в момент времени t3,êîãäà величина отсчетов ЧК вновь станет меньшей

U .Формирователь 24 импульсов вырабатйвает импульс(фиг.Зв),который совпадает во времени с передним фронтом выходного импульса компаратора 23, а импульс на выходе формирователя 25 импульсов (фиг. Зг) совпадает с задним фронтом выходного импульса компаратора 23. Выходной импульс формирователя 24 импульсов устанавливает триггер 21 в состояние 1 (фиг.3e), а выходной импульс формирователя 25 импульсов задерживается элементом 24 задержки на а 2 (фиг. Зд) и устанавливает триггер 21 в исходное нулевое состояние (фиг. 3e). Время задержки 1 выбирается таким, чтобы длительность импульса (фиг. 3e) на выходе триггера 21 была равна интервалу <, к корреляции процесса 1(1). На это время элемент И 20 оказывается закрытым, и в блок 4 памяти поступают нулевые отсчеты. Отсчеты ЧК задержи ваются элементом 22 задержки на интервал а 1(фиг. 4ж), приблизительно равный, чем обеспечивается замена нулевыми отсчетами тех участков

ЧК (фиг. За), в которых наличие взаимной корреляции процесса «)(a) существенно влияет на выделение корреляционной функции процесса f(t) в

i -м канале устройства.

Синхронно с возникновением каждого очередного импульса на выходе делителя 11 частоты счетчики 12 и 13 и вычислительный блок 3 обнуляются, а

1016791 триггер 15 переводится в состояние 1 . В вычислительном блоке 3 начинается процесс вычисления очередной ЧК. С переходом триггера 15 в состояние 1 открывается элемент

И 16, и тактовые импульсы от генератора 17 тактовых импульсов через элемент. И 16 и элемент ИЛИ 5 начинают поступать на счетчик 12, модифицируя каждый раз его состояние на единицу. С каждым переходом счетчика 12 в новое состояние модифицируется код на адресных входах блока 18 постоянной памяти, а с ним и код на адресных входах блока 4 памяти, чем обеспечивается поступление на первые 15 входы элементов И 6 очередного отсчета ЧК, хранящегося в блоке 4 памяти.

Порядок поступления отсчетов определя-. ется программой, записанной в блоке

18 постоянной памяти. При этом, если 20 перед поступлением очередного К-ro импульса на вход счетчика, 12 дешифратор 19 обеспечивал открытое состояние (К-1)-го элемента И.б и (К-1)-ro элемента И 8, то после перехода счет-25 чика 12 в К-е состояние разрешающий потенциал с дешифратора 19 уже будет . поступать на.К-е элементы И б и И 8.

Таким образом, в течение генерации на выходе элемента И 16 первых тактовых импульсов отсчеты очередной

ЧК поступают в блоки 7 усреднения с ..1-ro по п>-е, в течение генерации вторых п тактовых импульсов, когда счетчик 13 находится в состоянии 1, отсчеты очередной ЧК поступают в блоки 7 усреднения с (п2+1)-го по 2 п2-е и т.д., пока отсчеты очередной ЧК не поступают на все п2 юз блоков 7 усреднения. Причем каждому новому состоянию счетчика 13 соответ- 40 ствет новая модель изменения задерж.ки между исследуемыми сигналами.

Обеспечивается реализация этой модели программой, записанной в блоке 18 постоянной памяти. 45

Например, нулевому состоянию счетчика 13 соответствует программа, при которой отсчеты очередной ЧК посту- . пают в блоки 7 усреднения без смещения, независимо от состояния счетчика 1 4. Это соответствует нулевой скорости изменения задержки.:При любом другом, например -м, состоянии счетчика 13 отсчеты-ЧК поступают в блоки 7 усреднения со смещением, моделируемым блоком 18 постоянной памяти для -ro состояния счетчика

13 и текущего состояния счетчика 14.

Этим обеспечивается моделирование

3-го закона изменения задержки.

Очередной цикл работы устройства оканчивается с .переходом. счетчиков

12 и 13 в исходное состояние 0, а счетчика 14 в его очередное состояние. Выходной импульс счетчика 13 переводит триггер 15 в исходное состояние 0 °

При описанном выше способе,обработки ЧК резко повышается разрешающая способность,, а вместе с тем и .точность устройства для определения взаимных корреляционных Функций, когда каждый из двух входных сигналов представляет собой сумму двух и более процессов, подвергнутых различным временным -искажениям. Процесс измерения при этом протекает в несколько этапов.

На первом этапе на выходе устройства выявляются один или несколько более сильных сигналов в виде глобальных максимумов на результирующих коррелограммах. Определяются асциссы этих максимумов и закон, IIO которому изменяются во времени значения этих абсцисс (по номеру канала, в котором выявленный максимум имеет наиболь шую величину).

На втором этапе в каналах устройства, отстоящих по скорости более чем на интервал корреляции от тех, в которых выявлены более сильные сигналы, происходит обнуление в.суммнруемых частных коррелограммах участков, соответствующих выделению в них в данный момент сильных сигналов. Таким образом, на втором этапе происходит слежение по задержке за сильными сигналами в каналах, где они наиболее ярко выделились, и выявление в остальных каналах функции взаимной корреляцни более слабых сигналов, если таковые имеются.

Если на втором этапе удается выявить дополнительные сигналы, коли чество блокируемых (обнуляемых) участков в других каналах увеличивается. При благоприятных условиях ,этот процесс может продолжаться до теоретически реализуемой разрешающей способности устройства.

Теоретически реализуемое количест. во разделяющих сигналов в предлагаемом устройстве равно

«ó=- йЯA ) где Я вЂ” максимально ожидаемая за.держка между исследуемыми сигналами; количество моделируемых кривых изменения задержки между исследуемыми сигналами; интервал корреляции исслек дуемых сигналов.

1016791

161б791

1016791

1016791

Составитель A. Иванова

Редактор A. Фролова Техред В.Далекорей — ppe

Ко ктор Е. Рошко

Заказ 3387/48 Тираж 70б Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент,, r. Ужгород, ул. Проектная,