Устройство для приема избыточной информации
УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНОЙ ИНФОРМАЦИИ, содержащее Приемник , вход которого соединен с входом устройства, выход приемника соединен непосредственно с первым входом первого блока вычитания и через первый пороговый селектор с входом первого двоичного регистра и вторым входом первого блока вычитания, выход которого через первый блок буферной памяти соединен с первыми входами первого блока усилителей, первые выходы первого блока усилителей через второй пороговый селектор соединены с вторым входом первого блока усилителей, вторые выходы которого соединены с первыми входами первого блока сумматоров, вторые входы которого соединены с выходс1ми первого двоичного регистра, второй блок буферной памяти и декодер, от личающееся тем, что, с целью повышения надежности и упрощения устройства , в него введены третий, четвертый и пятый пороговые селекторы, третий и четвёртый блоки буферной памяти, второй блок вычйтания , второй блок усилителей, второй двоичный регистр, второй блок сумматоров и элемент ИЛИ, первый вход которого подключен к выходу--первого порогового селектора, выход первого блока сумматоров через второй блок буферной памяти соединен с первым входом второго блока вычитания и входом третьего порогового селектора, выход третьего порогового селектора соединен с вторым входом элемента ИЛИ, входом второго двоичного регистра и вторым входом второго блока вычитания, выход которого через третий блок буферной памяти соединен с первыми входами второго блока усилителей, первые выходы которого четвертый пороговый селектор соединены с вторым . входом второго -блока усилителей, вторые выходь второго блока усилителей соединены с первыми входаки второго блока сумматоров, вторые входы которого подключены к выходам ю ;о ю второго двоичного регистра, выходы второго блока сумматоров через последовательно соединенные пятый порого вый селектор и четвертый блок буфер«ой памяти соединены с третьим вхог. дом элемента ИЛИ, выход которого через декодер соединен с выходом устройства.
СОЮЗ СОВЕТСНИХ
СофМЛИСТИЧЕСНИХ
РЕСПУБ ЛИК
„.SU„„292 5 А
3(Я) С 08 С 19 28
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬП ИЙ н asTOPCt(OMV СВМДЕТЕГЪСТВУ (21) 3371066/18-24 (22) 29,12.81 (46) 15,07.83. Бюл. Р 26 (72) Ю.П. Зубков и Е.И. Нефедов (53) 621.398(088.8) (56) 1. Бородин Л.Ф. Введение в теорию помехоустойчнвого кодирования.
И., " Советское радио", 1968, с.271.
2. Авторское свидетельство СССР
9 824263, кл. G 08 С 19/28, 1979 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНОЙ ИНФОРМАЦИИ, содержащее приемник,вход которого соединен с входом устройства, выход приемника соединен непосредственно с первым входом первого блока вычитания и через первый пороговый селектор с входом первого двоичного регистра и вторым входом первого блока вычитания, выход которого через первый блок бу- ферной памяти соединен с первыми входами первого блока усилителей, первые выходы первого блока усилителей через второй пороговый селектор соединены с вторым входом первого блока усилителей, вторые выходы которого соединены с первыми входами первого блока сумматоров, вторые входы которого соединены с выходами первого двоичного регистра, второй блок буферной памяти и декодер, . о-т л и ч а ю щ е е с я тем, что, с целью повышения надежности и упрощения устройства>в него введены третий, четвертый и пятый пороговые селекторы, третий и четвертый блоки буферной памяти, второй блок вычйтания, второй блок усилителей, второй двоичный регистр, второй блок сумматоров и элемент ИЛИ, первый вход которого подключен к выходу -:" первого порогового селектора, выход первого блока сумматоров через второй блок буферной памяти соединен с первым входом второго блока вычи- тания и входом третьего порогового селектора, выход третьего порогового селектора соедйнен с вторым входом элемента ИЛИ, входом второго двоичного регистра и вторым входом второго блока вычитания, выход которого через третий блок буферной памяти соединен с первыми входами второго блока усилителей, первые выходы которого через четвертый пороговый селектор соединены с вторым входом второго блока усилителей, вторые выходы второго блока усилителей соединены с первыми входами второго блока сумматоров, вторые входы которого подключены к выходам второго двоичного регистра, выходы второго блока сумматоров через последовательно соединенные пятый порого вый селектор и четвертый блок буферной памяти соединены с третьим вхо.дом элемента ИЛИ, выход которого через декодер соединен с выходом устройства.
2029205
Изобретение относится к электросвязи, а именно к приемным устрой" ствам систем передачи телеметрической информации, использующих составные сигHRF f1 с избыточностью, формируемые на основе помехоустойчивых кодов Хемминга, и низкоскоростные (узкополосные ) каналы связи высокого качества.
Известно устройство для приема сообщений, передаваемых сложными сигналами на основе избыточных кодов, состоящее из первой и второй решающих схем.$1 1.
Однако в таком устройстве недостаточно полно используется апостериорная информация о принятом сложном сигнале с избыточностью.
Наиболее близким к предлагаемому по технической сущности является
Устройство для приема избыточной информации, .содержащее приемник, выход которого подключен через блок буферной памяти и через последо вательно соединенные первый пороговый селектор, декодер и блок регистров памяти к первому и второму входам блока управления выдачей информации, выход которого подключен к второму входу блока регистра памяти, блок вычитания, усилитель, второй пороговый селектор и последовательно соединенные двоичный регистр сдвига, сумматор и третий пороговый селектор, выход которого подключен к второму входу декодера.
Данное устройство обеспечивает высокую помехоустойчивость приема информации в высокоскоростных систе. мах передачи телеметрической информации вследствие полного использования апостериорной информации о выходных элементарных сигналах блока приемника, а также возможность обрабатывать составные сигналы с избыточностью, формируемые на основе длинных корректирующих кодов (сложность устройства с ростом длины кодовых комбинаций увеличивается по закону, близкому к линейному ) (2J
Однако, вследствие того, что технически очень сложно обеспечить стабильность амплитуд элементарных аналоговых сигналов при длительном хранении опорного сигнала, устойчивость приема информации данным устройством является низкой.. Нестабильность амплитуд элементарных аналоговых сигналов, определяющих опорный сигнал, при прочих" равных условиях (виде модуляции, параметрах кода, отношении сигналшум на входе устройства и т.д. ) обусловливает уменьшение среднего времени безотказной работы устройства. В данном случае под отказом
5 10
65 понимается ошибочный прием сообщения вследствие искажения опорного сигнала, вызванного указанной нестабильностью.
Целью изобретения является повышение надежности и упрощение устройства.
Указанная цель достигается тем;. что в устройство для приема избыточной информации, содержащее приемник; вход которого соединен с входом у=тройства, выход приемника соединен непосредственно с первым входом первого блока вычитания и через первый пороговый селектор с входом п рвого двоичного регистра и вторым входом первого блока вычитания, выход которого через первый блок буферной памяти соединен с первыми входами первого блока усилителей, первые выходы первого блока усилителей через второй пороговый селектор соединены с вторым входом первого блока усилителей, вторые выходы которого соединены с первыми входами первого блока сумматоров, вторые входы которого соединены с выходами первого двоичного регистра, второй блок буферной памяти и декодер, введены третий, четвертый и пятый пороговые селекторы, третий и четвертый блоки буферной памяти, второй блок вычитания, второй блок усилителей, второй двоичный регистр, второй блок сумматоров и элемент ИЛИ, первый вход которого подключен к выходу первого порогового селектора, выход первого блока сумматоров через второй блок буферной памяти соединены с первым входом второго блока вычитания и входом третьего порогового селектора, выход третьего порогового селектора соединен с вторым входом элемента ИЛИ, входом второго двоичного регистра и вторым входом второго блока вычитания, выход которого через третий блок буферной памяти соелинен с первыми входами второго блока усилителей, первые выходы которого через четвертый пороговый селектор соединены с вторым входом второго блока усилителей, вторые выходы второго блока усилителей соединены с первыми входами второго блока сумматоров, вторые входы которого подключены к выходам второго двоичного регистра, выходы второго блока сумматоров через последовательно соединенные пятый пороговый селектор и четвертый блок буферной памяти соединены с третьим входом элемента ИЛИ, выход которого через декодер соединен с выходом устройства.
Устройство реализует способ коррекции эоны по методу граничной компенсации. 029205
На фиг. 1 изображена структурная схема предлагаемого устройства для приема избыточной информации; на фиг, 2 — геометрически модели, поясняющие идею функционирования данного устройства, Физическая сущность предлагаемого устройства заключается в следующем. г
Вершины куба (фиг. 2) соответствуют двоичным кодовым комбинациям, из которых 41 и A2 — разрешенные.
Ребра куба определяют единичные расстояния (по Хеммингу ) между соответствующими вершинами. Кодовое расстояние (минимальное)между разрешенными комбинациями A и А2 равно трем. B виде куба изображено множество сигнальных точек, соответствукщих сос тавным аналоговым сигналам на выхо," де блока приемника, формируемым на основе двоичного трехзначного кода с минимальным кодовым расстоянием = 3.
Алгоритм функционирования, представляющий сущность изобретения, состоит в следующем.
Рассмотрим переднюю грань куба
A — A 2 — А1 — A 1 (Фиг. 2)
1 2 1
Характерной особенностью сигнальных точек квадрата А ., — 1 -2 — 3 является их отождествление при посимвольной обработке с разрешенной ком-. бинацией А „. На фиг. 5 (левый рисунок ) заштрихована область сигнальных точек, которые за счет градиентной продедуры, но беэ декодера, исправляющего ошибки, отождествляются с комбинацией А „. Тогда в квадрате A — 4 — 2 — 1 точки из треуголь2
2 ника A „ — 2 — 1 первой решающей схемой отождествляются с А . Декодером, обнаруживающим ошибки, отмечается, что А„ — неразрешенная кодовая комбийация. Тогда вектор, например A„X, усиленный до A„X можно "вбросить" в область посимволь. ного приема (в которой решение принимается без декодера, исправляющего ошибки ) для А „, что фиксируется обнаруживающим ошибки декодером, Аналогично отождествляются с А< сигнальные точки из треугольников
A " - 3 — 2 2 - 7 - 9 2 - 8 — 9
Р Р и пятиугольника 2-б-10-11-7. Суммарная область сигнальных точек, отождествляемых с А, подобным образом, изображена в виде заштрихованной области на левом рисунке (фиг. 5). Если сравнить область приема в целом А — А 4 — 5 — A
2 1
1 l с этой заштрихованной областью
A — A — 8 -10 — 11 — 9 — А "
1 1
I то можно заметить, что существуют такие области сигнальных точек (они заштрихованы на правом рисунке фиг. 52 A2 — 4 — 10 — 8 и А - 9
l 1
7 - 11 - 5, которые известным устройством без исправляющего ошиб10 ки декодера не отождествляются с комбинацией
B данном устройстве (фиг. 4) точку Х, находящуюся в одной из таких областей, можно "вбросить" в зашт рихованную область (левый рисунок фиг. 5 ) соответствующим усилением разностного сигнала (вектора ) А $ Х до А Х (Ы устройстве, реализую.щем градиентное декодирование в целом, "вбрасывание" принципиально осуществляется в область треугольниt g ка А „— 4 — 2 ). После этой операции с помощью декодера, обнаруживающего ошибки, анализируют комби15 нацию А 2 — результат суммирования
l сигнального вектора А и А X . Если при анализе не обнаруживается разрешенной комбинации, то вычисляют разностный сигнал (вектор ) А Х
2О = ОХ вЂ” ОА „, который усиливают до величины вектора А X В результате
l суммирования сигнального вектора
ОА2 с вектором А Хн получают радиусl
2 2 вектор OX = OA + A Х сигнальной
ft 1 l
75 точ ки х
Далее Х обрабатывают посимвольно (по первой решающей схеме )..Результат обработки — A„, Ее анализ с помощью декодера, обнаруживающего ошибки, свидетельствует о том, что .
A 1 — разрешенная комбинация.
Таким образом, в предлагаемом устройстве по любой из сигнальных точек (за исключением точек, расположенных на границе областей отождествления, вероятность которых мала ) области A — A 4 — 5 — А принимается решение в пользу A 1, как и при приеме в целом (и в известном устройстве с градиентным декодирова40 нием ), но с той лишь разницей, что опорный сигнал их хранится в течение длительного времени формирования разрешенных кодовых комбинаций.
В известном устройстве решение
45 принимается последовательно, но по мере формирования двоичных кодовых комбинаций. Критерием принятия решения является принадлежность соответствующей двоичной кодовой комбинации к числу разрешенных, Рассмотренные геометрические модели иллюстрируют свойства граничных областей для кодов произвольной эначности с кратностью исправляемых ошибок t = 1 (т.е. с минимальным кодовым расстоянием d = 3,4 ), к которым и принадлежат коды Хэмминга.
Положительный эффект — исключение необходимости длительного хранения опорного сигнала, согласно рассмотренным моделям, достигается эа счет того, что решение принимается не по окончании некоторого времени
T® а по истечении небольшого отрезка времени t„(t„ 1 тойчиность работы предлагаемого устройства выше по сравнению с изнестным. По этой причине время наРаботки на отказ в данном устройст .ве также больше, но технически оно проще. Устройство для приема избыточной, информации (фиг. 1 ) содержит блокир( входящие н состав известного устройства-прототипа, приемник 1, преоб Разующий элементарные сигналы Sit), входящие н состав сложного избыточ-! г 1п ного сигнала S(t ) = р, (c.)). в -1 аналоговые элементарные сигналы Зе, определяющие аналоговый составной » и сигнал с избыточностью Х = (х. (. (;)). Алгоритм указанного преобразования н приемнике 1 определяется способом приема элементарных сигналов, видом модуляции и т.п. С помощью первого порогового селектора 2, аналоговые сигналы, преобразуются в двоичные. Амплитуда единичного двоичного сигнала определяется величиной отношения сигнал-шум на входе приемника 1 и параметрами избыточного кода. С помощью первого блока 3 вычитания иэ величины входных элементарных аналоговых сигналов х /1 = 1,n/ блока 2 вычитают соответствующие двоичные сигналы (ныходные для блока 2 ) а21. В результате получают разностные сигналы t, определяю tl цие сигнал A" X =OX-0,41 = Гг . . 2 2 11)1 В блоке 4 буферной памятй хранится аналоговый сигнал А Х, который в данный блок записывается параллельно, а считывается последовательно (co скоростью во много раз превышающей скорость модуляции ). Благо)1@ря- этому время хранения составноr0 аналогового сигнала в блоке 4 маМо. В блоке 5 буферной памяти хранится аналоговый сигнал А"Х, который поступает в блок 6 усйлителей, содержащий и одноразрядных усилителей элементарных сигналов (аналоговых ), считываемых из блока 5. Усилы« ваемые сигналы подаются на вход второго порогового селектора, а с его выхода на другой вход блока 6 усилителей. усиленный разностный cHr нал с выходов блока 6 параллельно подается на входы блока 7 сумматоров, который содержит и одноразрядных сумматоров. С помощью данного блока осуществляется поразрядное суммирование вектора ОА " с вектором и 1 2 А Х . На выходе блока 7 получают радиус — вектор ОХ " = ОА" + А1X 2 2 Устройство содержит также дноич1О ный регистр первый 8, нторой пороговый селектор 9 и декодер 10. Режим функционирования блока 10 отличается от режима функционирования аналогичного блока известного устройства. В известном устройстве декодер исправляет ошибки (отождествляет двоичные кодовые комбинации с разрешенными комбинациями ). Поэтому декодер изнестного устройства представляет собой сложное логическое устройство. В предлагаемом устройстве декодер 10 лишь обнаруживает ошибки (пронеряет — является ли данная двоичная комбинация разрешенной или нет ), нследстние чего .представляет собой своеобразный д,ешифратор (несложное устройство ). С помощью данного блока в новом устройстве проверяют принадлежность к разрешенным кодовым комбинациям М .оочередно А2, А и А1. Блок управления и синхронизации на фиг, 1 не изображен, так как он «-е определяет сущности изобретения ° Дополнительно н устройство введены третий, четвертый и пятый по" Роговые селекторы 11, 12 и 13, устроенные также, как и пороговые селекторы 2 и 9, с помощью которых 40 также элементарные аналоговые сигналы преобразуются в двоичные; эле» мент ИЛИ 14, третий блок 15 буферной памяти; второй блок 16 усилителей, содержащий и одноразрядных усилителей аналоговых элементарных сигналов; второй блок 17 сумматоров, c:îäåðæàùèé п одноразрядных сумматоров; второй двоичный регистр 18, вто . Рой блок 19 вычитания и четвертый блок 20 буферной памяти, Устройство работает следующим образом. На вход устройства поступает состанной сигнал с избыточностью, сфор,мированный на основе комбинации А двоичного трехзначного кода с минймальным кодовым расстоянием, равным трем {фиг. 4 и 6: ) S(<)=(5 {Ц)и (столь короткий код выбрай исключи60 тельно из-эа простоты и наглядности излбжения работы устройства ). С помощью приемника 1 сигнал S(t) пре- образуют н составной сигнал 65 X=fx;)- „ . Си л Х последоваг029205 тельно подается на первый вход первого блока 3 вычитания и на вход первого порогового селектора 2, в котором последовательно преобразуется в двоичный сигнал А =(а, и через элемент 14 ИЛИ поступает в декодер 10. В декодере 10 анализируют А на принадлежность его к раз2 решенным кодовым комбинациям. Из фиг. 4 и 6 следует, что А 2 является 1 10 запрещенной (неразрешенной ) комбинацией, поэтому она в декодере 10 сбрасывается и на вход устройства не выдается. Одновременно сигнал А" последова- i5 2 тельно записывается в первый двоичный регистр 8, где запоминается, и последовательно подается (синхронно с сигналом X ) на второй вход блока 3 вычитания. B первом блоке 3 вычитания из сигнала Х;/1 = 1,п/ вычитают сигнал А . В результате получают раэностный сигнал А Х= А 1 1= ° ! .!. 2 — Х вЂ” А который поэлементно накай ливается в первом блоке 5 буферной памяти. После того, как в блоке 5 I накопятся все элементы составного сигнала A Х, они считываются на 2 входы первого блока 6 усили елей, В блоке б усилителей сигналы А 2 Х/1: = 1,n / параллельно (идентич. но ) усиливаются до тех пор, пока (в процессе их усиления величины амплитуд данных сигналов контролируются с помощью селектора 9 )один 35 из них не превысит определенной величины. После этого в селекторе 9 формируется управляющий сигнал, подаваемый в блбк б, где он прекращает усиление и разрешает выдачу усилен- 4О .! 1 ного сигнала А1Х до значения А Х 2 на выход блока 6 усилителей, С выхо1 да последнего сигнал А2Х поступает на входы и-канального блока 7 сумматоров, в котором посимвольно сум- ц мируется со считываемым из первого 1 двоичного регистра 8 сигналом А2, На выходе блока 8 сумматоров образую 2 л ется сигнал X (x ). (радиус.J ) )=1 50 вектор ОХ"), котЬрый Яапоминается в первом блоке 4 буферной памяти. Это первый промежуточный спорный сигнал. Он последовательно считывается на первый вход второго блока 19 вычитания и на вход третьего порогового селектора 11, в котором последовательно преобразуется в двоичный 2 1tl сигнал .А =!Ас! ) .,, Этот сиг( нал поступает через элемент 14 ИЛИ 60 в декодер 10, В декодере 10 А „ ана 2 лиэируется. Если бы в результате анализа оказалось, что данная комбинация относится к разрешенным, то оиа бы поступила на выход устройст- 65 ва. Но А2, (фиг. 4 i не относится к числу разрешенных, вследствие чего она сбрасывается в декодере 10, Одновремен но сигнал А 2 последовательно записывается во второй двоичный регистр 18, где запоминается, и последовательно подается (синхронно с сигналом Х ) на второй вход блока 19 вычитания. Во втором блоке 19 вычитания из сигнала х г/ j = 1,n/ вычитают сигнал а 2 ° В результате ! получают разностный сигнал A Х = <х2 Х". ". =X"-А», кото рый поэ1 леяентно накапливается в блоке 15 буферной памяти. После того, как в блоке 15 записаны все и элементарных сигналов, они считываются на входы второго блока 16 усилителей. Во втором 2 блоке 16 усилителей сигналы A„X> /j — 1, п / одновременно усиливаются до тех пор (в процессе усиления их величины контролируют с помощью селектора 12 ), пока один иэ них не превысит определенной величины. После этого в селекторе 1.2 формируется управляющий сигнал, подаваемый в блок 16, в котором он прекращает усиление и разрешает выдачу усиленного сигнала А1Х (до значения А„Х ) ! 2 я на выход второго блока 16 усилителей. С выхода блока 16 усилителей сигнал A2X" поступает на вторые входы и-канального второго блока 17 сумматоров= В этом блоке сигнал посимвольно суммируется со считываемым из второго двоичного регистра 18 сигналом А2, 1 На выходе блока 17 сумматоров фор,!! Г Ц1л мируется сигнал 1 )3)= (радиус-вектор OX.), который с помдщью порогового селектора 13 преобразуют в двоичный сигнал (кодовую комбинацию )А„,. запоминаемый в двоичном блоке 20 буферной памяти, Из блока 20 комбинация А 1 через элемент 14 ИЛИ подается в декодер 10. Декодер 10 после анализа ее выдает данную комбинацию или ее информационную часть на ввыход устройства. Таким образом, предлагаемое устройство обеспечивает возможность исключения долговременного хранения опорного сигнала Х, что повышает его помехоустойчивость при приеме информации в низкоскоростных системах передачи телеметрической информации по узкополосным" каналам высокого качества. устройство является более простым и надежным по сравнению с прототипом, так как в нем устранена одна из основных причин отказа — большое влияние флюктуаций элементарных аналоговых сигналов на качество принятия решения по входному составному сигналу с избыточностью. 1029235 1О Данное устройство наиболее целесообразно использовать в системах передачи телеметрической информации об объектах или процессах, имеющих важное технологическое значение, т параметры (характеристики ) которых изменяются во времени черезвычайно медленно, вследствие чего для пере-, дачи информации о них в общем тракте отводится узкая полоса частот. 1029205 1029205 7 1 Л Тираж б 18 Подл исное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 11ЗОЗ8, москва, ж-ЗЬ, Раушская наа., д. 4/Ь Заказ 4 984/48 Филиал IIIIII "Патент",, г. ужгород, ул. Проектная, 4 Составитель Н. Бочарова Редактор T. Митейко Техред Т.Фанта Корректор А. Тяско
