Следящий аналого-цифровой преобразователь

 

(19) (И) СОЮЗ СаВЕтсНИХ

СОЦИАЛИСТИЧЕСЙИХ

: РЕСПУБЛИК з(5)) .Н 03 К 13/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ вЂ”:

Н ABT0PCHOIVIY СВИДЕТЕЛЬСТВЪ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ4 (21 ) 3362428/18-21 (22) 05.12.81 (46) 15.08.83. Бюл. 9 30 (72) В.A. Махов и Jl.Ï. Петренко .(53) 681.3251088.8) (56) 1. Бахтиаров Г.Д. и др. Аналого-цифровые преобразователи. М., "Советское радио", 1980, с.30, рис.2.2.

2. Там же, с ° 204, рис.7.28 (прототип ) (54 ) (57 ) СЛЕДЯЩИЙ. АНАЛОГО-ЦИФРОВОЙ

ПРЕОБРАЗОВАТЕЛЬ, содержащий первый блок выборочной фиксации аналогового сигнала, вход которого подключен к входной шине,- а выход — к первому входу формирователя разностного -сигнала, выход которого соединен с.входом цифрового амплитудного анализатора,-сумматор, выход которого соеди-. нен .с выходной шиной и входом цифроаналогового, преобразователя и генератор стробирующего сигнала, о т л ич а ю шийся тем, что, с целью повыаения быстродействия и точности,. в него введены второй н третий блоки выборочной фиксации аналогового сигнала, блок распределения импульсов, блок запуска, блок корректировки и формирователь корректирующего сигнала, выход которого подключен к вы.ид, ходной шине знака поправки и первому входу блока корректировки, а первый и второй входы формирователя соответственно — к выходам цифроаналогового преобразователя и третьего блока вы борочной фиксации.аналогового сигнала, вход которого подключен к входной шине и ко входу второго блока выборочной фиксации аналогового сигнала „ выход которого соединен со вторым входом формирователя разностного сигнала, при этом входы, управления первого, второго и третьего блоков выборочной фиксации аналогового сигнала соединены с соответствующими выходами блока распределения импульсов, первый вход которого подключен Я к выходу генератора стробирующего сигнала и входу стробирования блока запуска, а второй вход — к входу yrr равления сумматора, выходу блока запуска и входу управления блока корректировки, выходы которого подклю- Я чены к соответствующим цифровым входам сумматора, а входы — к соответст вующим выходам цифрового амплитудного анализатора, выход старшего разряда которого соединен с входом конт роля блока запуска, причем входы сбр са сумматора и блока запуска подключ ны к шине сброса.

1035792

Изобретение относится к вычислительной технике и гложет быть использовано для преобразования мгновенного значения сигнала в цифровой код в следящем режиме.

Известен аналого-цифровой преобра- 5 зователь (АЦП) последовательных приближений, содержащий цифроаналоговый преобразователь (ЦАП), источник опор-. ного напряжения, генератор тактовых импульсов, программное устройство уп-,10 . Равления и компаратор, в основе работы которого лежит принцип дихотомии 1 .

Недостатком данного преобразователя является сравнительно низкое быстродействие. 15

Известен также АЦП с обратной свя-, зью, содержащий устройство выборочной

Фиксации аналогового. сигнала, выход которого подключен последовательно через первый вход формирователя раз- 2О ностного сигнала, малоразрядный цифровой амплитудный анализатор (ЦАА), арифметический блок и цАН ко второму входу формирователя разностйого сигнала г.2).. 25

Недостатками известного преобразователя являются ограниченные быстродействие и точность из-за наличия в цепи обратной связи арифметического блока и ЦАП. 1(роме того, отсутствие элементов коррекции приводит к тому, что при неправильном срабатывании компараторов в случае попа- дания сигнала в зону неопределенности происходит ошибочное преобразование сигнала, скорректировать которое мояно лишь повторным преобразованием входной величины, т.е. ценой потери быстродействия.

Цель изобретения - повышение быст-; родействия и точности. QQ

Поставленная цель достигается тем

Ю I что в следящий АЦПгсодержащий пер-. вый блок выборочной фиксации аналого. вого сигнала, вход которого подклю- 45 чен к входной шине, а выход — к первому входу формирователя раэностного сигнала, выход которого соединен с входом цифрового амплитудного анапи- затора, сумматор, выход которого соединен с выходной шиной и входом ЦАП, и генератор стробирующего сигнала, введены второй и третий блоки выбороч ной.фиксации аналогового сигнала, блок распределения импульсов, блок запуска, блок корректировки и формирователь корректирующего сигнала, выход которого подключен к выходной шине знака поправки и первому входу блока грОРРекйировки, а первый И второй входы формирователя соответствен-Я) но - к выходагл ЦАП и третьего блока выборочной фиксации аналогового сигнала, вход которого подключен к выход йой шине и ко входу второго блока выборочной фиксации аналогового сигнала, выход которого соединен со вторым входом формирователя разностно.го сигнала, при этом входы управле-. ния первого, второго и третьего блоков выборочной Фиксации аналогового сигнала соединены с соответствующими выходами блока распределения импульсов, первый вход которого подключен к выходу генератора стробирующего сигнала и входу стробирования;блокаг запуска, а второй вход - к вхбду управления сумматора, выходу блока за пуска и входу управления блока корректировки, выходы которого подключены к соответствующим цифровым входам сумматора, а входы — к соответствующим выходам ЦАА, выход старше го Разряда которого соединен с входом контроля блока запуска, причем входы сброса сумматора и блока запуска подключены к шине сброса..

На фиг.1 приведена структурная электрическая схема следящего АЦП, на фигура - временные диаграглмы входного сигнала0з ;нa фиг.26 - импульсы стробирования генератора стробирующего сигнала, на фиг. 2ввременные диаграммы компенсирующего сигнала О„и величины погрешности

0qo I,пРеобРазованиЯ.

Следящий АЦП содержит первый,второй и третий блоки выборочной Фиксации аналогового сигнала(БВФ) 1-3 .с входами управления, формирователь раэностного сигнала 4 с первым и вторым входами, ЦАА 5, блок корректировки б с двумя входами управления, сумматор 7 с цифровым входом, входами управления и сброса, ЦАП 8, формирователь корректирующего сигна ла 9, блок запуска 10 с входами контроля, стробирования и сброса, блок распредеггения импульсов 11 с двумя входами и тремя выходами и генератор 12 стробирующих сигналов.

Работа следящего AIUI заключается в следующем.

В исходном состоянии сумматор 7 и БВФ 1-3 дбнулены. Импульсы стробировання от блока распределения импульсов 11 поступают только на вход БВФ 1. На входы БВФ 2 и 3 импульсы не поступают, и они находятся в состоянии хранения нулевого уровня сигнала. При подаче сигнала по шине "Сброс", на вход сброса блока запуска 10 и вход сброса сумматора

7, последний обнуляется, а блок запуска 10 переходит в ждущий режим.

БВФ 1, на вход которого поступают импульсы стробирования с периодог-гТ, запоминает в моменты прихода импульсов стробирования уровня входного сивнала. Сигналы с выходов БВФ 1 и 2 поступают соответственно на первый и второй входы формирователя разностного сигнала 4, где Формируется

J сигнал. Равный величине эапомненно.1035792 го в БВФ 1 уровня входного сигнала.

Сигнал с выхода формирователя разностного сигнала .4 поступает на вход

ЦАА 5. Если входной сигнал превышает .величинЯщ (фиг.2а), равную максимальной величине измеряемого ЦАА 5 напряжения, то ЦАА 5 выдает унитарный код, состоящий из одних "единиц".

Часть кода, соответствующая старшим разрядам, йоступает на вход контроля блока запуска 10. Пока поступакщая 10 часть кода состоит из "единиц" блок. запуска 10 продолжает находиться в режиме ожидания, и управляющий сигнал .на суммированы с его выхода не поступает на вход управления сумматора )5

7, При этом управляющйй сигнал также . не поступает.на.второй вход блока распределения импульсов 11. Блок расаределейия импульсов 11 стробирующие сигналы на входы-УВФ 2 и 3 не вы- > дает. .Пусть в момент времени ф» входной сигнал Uyy стал ло амплитуде меньше

Ц, б на некоторую заранее .Установленную величину+ Равную нескольким уРовням квантования ЦАА 5. Разряды уни.тарного кода, соответствующие этим контрольным уровням ЦИ : 5 и посту-. пающие на вход контроля блока запуска 10, .изменяют свои состояния со значения "1" на.значение "0", что означает. факт вхождения сигнала в;диапазон ЦАА 5:. Как тонька сигнал вошел в.диапазон ЦАА 5,, блок запуска l 16 .выдает сигнал на вход управления суюеатора .7 на начало суммирования и на второй вход блока распределения импульсов 11 на начало стробирования ЯВФ 2 и 3,. после чего он вы-. ходйт из режима ожидания. Унитарный .. код через. блок корректировки б пос- 40 тупает, на.вход сумматора 7, где преобразуется в двоичный код, суммирует ся .с хранящимся в сумматоре 7 теку,щим значением кода, а результат.суммировация поступает на вход ЦАП 8 и -,.45 на.выход устройства. После прихода управляющего сигнала с выхода блока запуска 10 на второй вход блока распределения импульсов 11, последний вьщает.сигналы стробирования на все три БВФ, причем последовательность импульсов, поступающая на БВФ 1 теперь имеет период следования импульсов 2Т, ВВФ 2 также стробируется е периодом 2Т, но последовательность импульсов, поступающая на стробирова-i ,нне БВФ 2 сдвинута относительно после довательности импульсов,.стробирующих БВФ 1 на величину периода Т. На

БВФ 3 подается последовательность строрирующих импульсов с периодом Т.

Таким образом, начиная с момента

4. стробнруются все три БВФ. В момент времени 4 в БВФ 1 продолжает храниться уровень 0» соответствующий мо- 65 менту +», а БВФ 2 н 3 запоминают в момент+ уровень О .

Формирователь разностного сигнала 4 формирует разность QU» еΠ— U» которая поступает на вход ЦАА 5. Унитарный код через блок. корректировки б поступает на вход сумматора

7, где преобразуется в двоичный код и уммируется с текущим значением кода сумматора 7. Новое значеййе кода поступает.с выхода сумматора 7 на вход IIA11 8 и на вход устройства.

В сумматоре 7 происходит процесс суммирования цифровых эквивалентов приращения сигнала за время Т. При; ращение измеряется с погрешностью, равной шагу квантования ЦАА 5. При сумкировании приращений сумматором

-7, суммарный цифровой эквивалент сигнала будет отличаться от текущего. значения сигнала (j на величину(,„ „

fфиг.2в ), значение которой может превышать шаг квантования.ПАА 5.

Чтобы снизить ошибку преобразования до величины, не превышающей шага квантования ЦАА 5 производится корректировка цифрового эквивалента сигнала, иакапливаемого в сумматоре 7.

ВВФ 3:в.иомент +яэапоминает уровень 0 .

Сигнал с выхода БВФ 3 поступает на вход формирователя корректирующего сигнала 9,,на второй вход кото рого поступает сигнал с выхода ЦАП 8 соответствующий накопленному цифровому эквиваленту входного, сигнала к моменту сравнивания ; (фиг. 2в1. В формирователе корректирующего сигнала

:9 сравйиваются: величины этих сигналов. Если уровень входногб сигнала меньше уровня ЦАП 8 Ролее„чем .на. величину шага квантования ЦАА 5, то формирователь корректирующего сйгнала.

9 выдает сигнал на "минусовую" кор Рекцию кода. Этот сигнал подается на выход и одновременно на первый вход блока корректировки б, где унитарный.:код, соответствукщий приращению сигнала в., последующий момент времени t»+» будет Уменьшен на единицУ,При:йревыаении уровйя БВФ 3 над уровнем ЦАП 8 более чем на величину Шага квантования UAA 5, фоРиирователь корректирующего сигнала 9 выдает сигнал на "плюсовую" коррекцию кода, и унитарный код, соответствующий приращению сигнала в последующий момент времени » будет увеличен на единицу.

В момент времени Ф3 стробируйтся БВФ 1и 3, где фиксируется уровень ОЗ

На первый вход формирователя разностного сигнала 4 подается уровень сигнала 0 с выхода БВФ 1, на:второй, вход — уровень 0 с выхода БВФ 2 .

С выхода формирователя разностнаго сигнала 4 вновь сформированная разность ЬЦ --0 - соответствующая моменту Вз, подается на вход ЦАА 5.

1035792

ВНИИПИ Заказ 5854/59 Тираж 936 Подписное

Филиал ППП "Патент", г,ужгород,ул.Проектная,4

С выхода ЦАА 5 унитарный код подается на вход блока корректировки 6, где код корректируется. С выхода блока 6 скорректированное значение кода поступает на вход сумматора 7 и весь цикл повторяется.

Для возобновления работы следящего Algl перед подачей входного ,сигнала на шину "Сброс" подается сигнал .сброса при этом сумматор

7 и блоки БВФ 1-3 обнуляются.

Быстродействие Algl удается повысить за счет того, что цепь обратной связи, содержащая ЦАП, не участвует непосредственно в процессе преобразования, а является элементом кор- )g .рекции и не снижает быстродействия устройства, так как коррекция осу«. ществляется одновременно с очередным цнклом преобразования входной величины.

Кроме того, предусмотренный выход величины и знака корректирующего сигнала позволяет определить неточные значения выходного кода, и-если необходимо, скорректировать последующей обработкой выходного кода преобразователя.

Не снижая быстродействия устройства можно расширить диапазон сигналов формирователя корректирующего сигнала 9 до нескольких уровней квантова ния ЦАА 5, что.позволяет корректировать погрешности преобразования, превышающие несколько шагов квантования IIAA 5 (если использовать в блоке формирователя корректирующего сигнала 9 не один элемент сравнения, ! а дополнительный анализатор), и рас ширяет функциональные возможности устройства.