Многофункциональный элемент для логической матрицы

 

МНОГОФУНКЦИОНАЛЬНЫЙ ЭЛЕМЕНТ ДЛЯ ЛОГИЧЕСКОЙ МАТРИЦЫ, содер1жаший первые элементы И, ИЛИ, и 2И-ИЛИ, в торойэлемент И, первый мультиплексор и триггер, первый вход которого подключен к выходу первого элемента И, выходы соединены с одними из входов первого элемента 2И-ИЛИ, причем один из выходов триггера подключен к первому входу второго элемента И, второй вход которого, входы первого элемента И и первого мультиплексора и другие первого элемента являются одними из входов многофункционального элемента, отличающийся тем, что, с целью повышения быстродействия многофункционального элемента при выполнении ари етических операций, в него введены второй и третий мультиплексоры, второй элемент 2И-ИЛИ, второй и третий элементы ИЛИ, элемент НЕРАВНСХ. ЗНАЧНОСТЬ, третий, четвертый и пятый элементы И, причем одни из входов второго элемента 2И-ИЛИ подключены соответственно к выходам триггера и выходу первого мультиплексора, первый вход первого элемента ИЛИ соединен с выходом второго элемента И, вторые входы первого элемента ИЛИ и триггера подключены к выходу первого мультиплексора , выходы второго элемента 2И- ИЛИ соединены с первыми входами третьего элемента И и второго элемента ИЛИ, второй вход которого подключен к выходу четвертого элемента И, выход второго мультиплексора соединен с первыми входами четвертого и пятого элементов И и третьего мультиплексора, СП второй вход которого подключен к выходу второго элемента ИЛИ, входы третьего элемента ИЛИ соединены с выходами первого мультиплексора и первого элемента 2И., а выхоп подключен к .вторым входам третьего и четвертого элементов И, выход пятого элемента И подключен к. одному из входов элемента НЕРАВНОЗНАЧНОСТЬ, другой вход со которого соединен с выходом третьего . sj элемента И, входы второго мультиплекDO 4; ik сора, другие входы второго элемента 2ИИЛИ , объединенные второй вход пятого элемента И и третий вход третьего мультиплексора являются другими входами многофункционального элемента, выходами которого .являются выходы первого элемента ИЛИ, элемента НЕРАВНОЗНАЧНОСТЬ и третьего мультиплексора.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУбЛИК (19) (111

3(51) G11 С 15/00

--ъ

ГОСУДАРСТВЕНКЬ1Й КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОбРЕТЕНИЙ И ОТКРЫТИЙ

-ОПИСАНИЕ ИЗОБРЕТЕНИЯ ---..:

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) .3421922/18«ъ4 (22) 09.04.82 (46) 23;08.83. Бюл. М 31 (72) В. И. Горин, Г. П. Митин, В. B. Сс» ломатин и А. В, Шанин (53) 681,327(088,8) (56) 1. Авторское свидетельство СССР

М 746728, кл. 6 11 С 15 00, 1978.

2. Однородные микроэлектронные ассоциативные процессоры. Поц ред.

И. В. Прангишвили. М., "Советское радио", 1973, с. 106, рис. 3.2 (прототип). (54) (57) МНОГОФУНК|ХИОНАЛЬНЪ|Й

ЭЛЕМЕНТ ДЛЯ ЛОГИЧЕСКОЙ NATPNIbl, содержащий первые элементы И, ИЛИ, и 2И-ИЛИ, второй элемент И, первый мультиплексор и триггер, первый вхоц которого поцключен к выходу первого элемента И, выходы соединены с одними иэ входов первого элемента 2И-ИЛИ, причем оцин из выхоцов триггера подключен к первому вхоцу второго элемента И, второй ахоп которого, вхоцы пер вого элемента И и первого мультиплек» сора и цругие входы первого элемента 2И-ИЛИ являются оцними иэ axoaos многофункционального элемента, о т л и ч а ю ш-и и с я тем, что, с целью повышения быстродействия многофункционального элемента при выполнении арифметических операций, в него ввецены второй и третий мультиплексоры, второй элемент 2И-ИЛИ, второй и тр тий элементы ИЛИ, элемент НЕРАВНОЗНАЧНОСТЬ, третий, четвертый и пятый элементы И, причем оцни иэ вхоцов второго элемента 2И-ИЛИ поцключены соответственно к выхоцам триггера и выхоцу первого мультиплексора, первый вхоц первого элемента ИЛИ соецинен с выхоцом второго элемента И, вторые входы первого элемента ИЛИ и триггера подключены к выходу первого мультиплексора, выхоцы второго элемента 2ИИЛИ соецинены с первыми вхоцами третьего элемента И и второго элемента ИЛИ, второй вхоц которого подключен к выхоцу четвертого элемента И, выход второго мультиплексора соецинен с первыми входами четвертого и пятого элементов И и третьего мультиплексора, второй вхоц которого поцключен к выхоцу второго элемента ИЛИ, вхоцы третье го элемента ИЛИ соецинены с выхоцами первого мультиплексора и первого элемента 2И-ИЛИ, а выход поцключен- к .вторым вхоцам третьего и четвертого элементов И, выхоц пятого элемента И подключен к одному из вхоцов элемен та НЕРАВНОЗНАЧНОСТЬ, цругой вход которого соецинен с выхоцом третьего элемента И, вхоцы второго мультиплексора, другие вхоцы второго элемента 2ИИЛИ, обьециненные второй вхоц пятого элемента И и третий вхоц третьего муль типлексора являются другими вхоцами многофункционального элемента, выходами которого .являются выходы первого элемента ИЛИ, элемента НЕРАВНОЗНАЧНОСТЬ и третьего мультиплексора.

1 1037344 2

Изобретение относится к вычислитль мента 2И-ИЛИ являю ной технике и может быть использовано цов многофункциональ в матричных ассоциативно-логических цены второй и третий устройствах. второй элемент 2И-И

Известен элемент цля логических тий элементы ИЛИ, э и ассоциативных матриц, содержащий ЗНАЧНОСТЬ, третий, триггер, схему сравнения, элементы И, элементы И, причем о

ИЛИ и HE 1). рого элемента 2И-ИЛ

В матрицах, построенных иэ таких ответственно к выход элементов, ряц операций поиска выпол- 10 выходу первого мульт няется за одну микрокоманцу, однако вхоп первого элемент арифметическиеоперацииосуществляются с выходом второго эл затруцнительно с помощью микропрог входы первого элемен рамм, требующих значительных затрат подключены к выходу., времени,, t5 плексора, выходы вто

Наиболее близким техническим реше- та 2И-ИЛИ соединены нием к изобретению является элемент . дами третьего элемен цля ассоциативнологической матрицы,, элемента ИЛИ, второй содержащий элемент ИЛИ,триггер синхро- попключен к выхоцу ч вход которого соединен с выходом первого 20 та И, выход второго элемента И, а первый ехоп элемента И соединен с первыми в подключен к шине записи, второй эле-, и пятого элементов И мент И, первый вход которого соединен типлексора, второй вх с ециничным выхоцом триггера, а вто- лючен z âûõînó второ рой - к шине опроса, элемент 2-2И-ИЛИ 5 входы третьего элеме первый и третий вхоцы которого сое- с выхоцами первого м цинены с инверсным и прямым выходами первого элемента 2Итриггера, а второй и четвертый входы - .ключен к вторым вход подключены к второму и первому разря- вертого элементов И, цам zona шины операции, мультиплексор, З0 элемента И поцключен управляющие вхопы которого подключены цов элемента HEPABH к первому и второму раэряцам коца шины другой вхоп которого настройки, а первый и второй вхопы муль- третьего элемента И, типлексора соединены с соответствующими мультиплексора, цруги шинами входного числа (23 . элемента 2И-ИЛИ, о

Недостатком этого элемента являет- вход пятого элемента ся ограниченное быстропействие, так третьего мультиплексо как арифметические операции (сложение, цругими вхопами мног вычитание, умножение) в матрице, IIocT элемента, выхоцами к роенной из этих элементов, выполняются .40 выходы первого элеме за несколько микрокоманц программы. та НЕРАВНОЗНАЧН

Целью изобретения является повышение быстродействия (многофункционального) ,элемента цля логической матрицы при выполиеннии арифметических операций. 45

Поставленная цель достигается тем, что в многофункциональный элемент цля логической матрицы, содержащий первые элементы И, ИЛИ и 2И-ИЛИ, второй элемент И, первый мультиплексор и трит -50 гер, первый вхоц которого подключен к выходу первого элемента И, выхоцы сое, цинены с одним из входом первого элемента 2И-ИЛИ, причем один иэ выходов триггера поцключен к первому sxony вто»-55 рого элемента И, второй вхоц которого, входы первого элемента И и первого муль типлексора и цругие вхопы первого элется оцними из вхо» ного элемента, sseмультиплексоры, ЛИ, второй и трелемент,НЕ РАВНОчетвертый и пятый цин иэ входов вто

И подключены соам триггера и иплексора, первый а ИЛИ соединен емента И, вторые та ИЛИ и триггера первого мультирого элеменс первыми вхои ° . та И и второго вхоц которого етвертого элеменмультиплексора ходами четвертого и третьего мульоц которого поцкго элемента ИЛИ, нта ИЛИ соединены ульттплексора и

ИЛИ, а выхоц поцам.третьего и чет» выход пятого к оцному из вхоО3НА Ч НОСТЬ, соединен с выходом входы второго е вхоцы второго бъециненные второй

И и третий вход ра являются офункционального оторого являютс я нта ИЛИ, элемен

ОСТЬ и третьего мультиплексора.

Ь

На чертеже показана структурная -cxQма многофункционального элемента цля логической матрицы.

Многофункциональный элемент цля ло гической матрицы содержит триггер 1, первый элемент И 2, первый эле мент ИЛИ 3, второй элемент И 4, пер.вый 5 и второй 6 мультиплексоры, пер» вый 7 и второй 8 элементы 2И-ИЛИ, второй элемент ИЛИ 9, третий 10 и четвертый 11 элементы И, третий эле» мент ИЛИ 12, пятый элемент И 13, третий мультиплексор 14 и элемент НЕРАВНОЗНАЧНОСТЬ 15. Многофункциональный элемент цля логической матриц имеет вход 16 опроса. вход 17 записи.

3 1037 вход 18 управления записью по строке, информационные входы 19 и 20, вхоцы 21 и 22 переноса, информационный вход 23, вхоц 24 управления записью по столбцу, ахоп 25 настройки, вхоц 26 выбора переноса, вход 27 операции, вход 28 управления, выхоц 29 переноса и информационные выходы 30 и 31.

Обозначения в ° тексте и на чертеже;

А - сигнал с соецних разряцов, B — 10 сигнал содержимого триггера, С - сигнал переноса с соседних разрядов, D, сигнал опроса, F «сигнал результата операции, !.

P - сигнал переноса.

При построении логяческой матрицы 15 осуществляются следующие соединения по строкам: вхоцы 16 и 1-7 всех разряцов соответственно объединены и поцключены к устройству управления матрицей (не показано), выхоцы 30 и 29 цан- 20 ного разряца соединены соответственно с. входами 19 и 21 слецуюшего и с axoga ми 20 и 22 прецыцущего разряцов, и следующие <соецинения по столбцам: входы 25-28 соответственно обьецинены 25 и подключены к устройству управления матрицей, а выхоц 31 разряда данной строки соединен с вхоцом 23 следующей строки. На вход 23 нижней строки поступают входные цанные,. а с выхода 31 зя снимаются результаты операций нац чис лами.На свободные входы 19.-22 крайних. элементов поданы константы.

Устройство работает следующим об: разом. 35

> Запись информации с выхоца мультиплексора 5 (сигнал А) в триггер 1 осуществляется при поцаче импульса записи на вхоц 17, при этом на вхоц 18 выбранной строки и на вхоц 24 цанного 4О столбца поцается логическая ециница".

При этом сигнал А - это результат операции одного из сосецнкх раэряцов, прохождение которых определяется вхоцом 25: при коне 01 мультиплексор 5 пропускает 45 сигнал с вхоца 19,.при коде 10 - со входа 20, при коце 11 - со вхоца 23.

При записи исхоцной информации, которая поцается на вход 23 нижней строки матрицы, на вхоц 25 подается коц 11, и 50 при этом информация, проходя через муль типлексор.5 я элемент ИЛИ 3, поступает на вхоц 31 (сигнал I2}. Таким образом,. информация поступает на вхоц триггера 1 всех GTpox и записывается В нуж 55 ные строки и раэряцы (столбцы), выбранные при помощи сигналов на входах 18 и 24.

344 1

Считывание информации с триггера 1 цанной строки матрицы осуществляется при подаче на вхоц 16 цанной строки импульса считывания и при установке кода 11 на вход 25. В этом случае информация с цанной строки поступает на выход 31 (сигнал 0) верхней строки матрицы.

При подаче на вхоц 27 соответствующего кода операции и в зависимости от сигнала на входе 28 многофункциональ ный элемент выполняет операции нац переменными А, В и С, указанные в таблице. При этом в случае подачи логичес кого нуля" на вход 28 выполняются все 16 логических операций нац переменными А и В, а значение С с выхоца мультиплексора 6 поступает без измене- . ния через мультиплексор 14 на вхоц 29 (сигнал P). А при поцаче логической ециницы" на вход 28 выполняются опе рации нац переменными А, В и С, ука« занные в таблице (сигнал Р ), и формируъ ется сигнал Р.

Сигнал С есть значение переноса оцного из сосецних -разряцов, прохожцение которого определяется уровнем на вхоце 26: при поцаче "логического нуля на вхоц 26 мультиплексор 6 пропускает сигнал с входа 21, а при поцаче логи ческой ецииицы" - с вхоца 22.

В матрице построенной иэ цанных элементов, кроме. перечисленных базовых опе раций записи и считывания выпрлняются сдвиг информации вправо и влево,.логические, арифметические и поисковые опе . рации.

Рассмотрим операцию сдвига вправо.

При этом на входы 18 и 24 поцается

-"логическая ециница, на вхоц 25коц 01, на вхоц 27» коц 0101, на вход 28 и на входы 16 и 26 - сигнал

"логического нуля . Иэ таблицы следует, что при коце операции 0101 и логичес комн нуле на вхоие 28 на выходе 30 формируется сигнал В, который через мультиплексор 5 слецующего раэраца поступает на триггер 1. При поцаче импульса на.вхоц 17 он прохоцит через элемент И 4 на вхоц триггера 1 и своим задним фронтом записывает информацию с мультиплексора 5. Таким образом, по окончании импульса записи информация сцвигается вправо на оцин раэряц.

В случае наличия в строке цопопнительных разрядов, использующихся цля запоминания промежуточных эначе ний или результата при выполнении тех

1037344 или иных операций, при выполнении опе- рации сдвига на эти разряды - столбцы попается коп операции 0000 и навхоп 24 - уровень: логического нуля".

Поисковую операцию рассмотрйМ на 5 примере сравнения на равенство двух чисел. При этом пары разрядов этих чисел располагают в одной строке, допустим старшими разряпами слева, При этом необходимо иметь дополнительный многофункциональный элемент матрицы на каждую пару разрядов чисел для фиксации промежуточного результата, Операция сравнения осуществляется за пве микрокоманпы.

В первой микрокоманпе находим пары разрядов с кодами 00 и 11, При этом столбец, содержащий одно число, имеет следующие управляющие сигналы: вход 27код 0101 (число с триггера), вход 28 и входы 16-18, 24-26 - логический нуль". Второй столбец, содержащий разряд второго числа, имеет следующие управляющие сигналы: вход 25 — код 01, вход 27 — код 0110 (свертка по модулю два), вход 28 и входы 1 6 1 8, 2 4, 26 - "логический ноль . Третий столбец, содержащий дополнительный разряд, имеет следующие управляющие сигналы: входы 18 и 24 — "логическая единица", З0 вход 25 - коп 01, входы 16, 26 и 28"логический ноль", exon 27 - код 0000.

При подаче по входу 17 импульса происходит фиксация в дополнительный разряд результата поразряпкой свертки по модулю два двух чисел.

Вторая микрокоманда заключается в распространении, начиная от крайнего слева, сигнала поразрядного совпадения по всей строке. 40

Крайний слева дополнительный разряд имеет следующие управляющие сигна« лы: вход 27 - код 0101, вход 28 и вхопы 16-18, 24-26 -."логический ноль . . Столбцы, содержащие разряаы сравнивае- 45 мых чисел, имеют следующие управляющие сигналы: вход 25 — код 01, вход 27код 0000, вход 28 и входы 16-18, 24, 26 - "логический ноль". А столбцы, содержащие результат поРазрядного сравнения (дополнительные разряды, кроме крайнего слева) имеют слепуюшие управляющие сигналы: вход 25 - код 01, вход 27 - код 0100, вход 28 и входы 16-18, 24 и 26 - "логический ноль". 55

При этом сравниваемые числа равны в случае наличия "логической единицы" на

f выходе 30 (сигнал ) крайнего справа элемента строки, Аналогично происходит операция сравнения массива чисел с константой, подаваемой на вход 23 нижней строки матрицы, операция также занимает две микрокоманпы: сравнение по модулю два одноименных раэряпов с фиксацией результата в дополнительный разряд и распространение сигнала совпадения по строке.

Иэ арифметических операций рассмоъ рим операцию сложения двух чисел. При этом пары одноименных разрядов этих чисел располагаются в одной строке, допустим старикм разрядом слева, При сложении чисел необходимо иметь дополнительный многофункциональный элемент матрицы на каждый разряд чисел пля фиксации результата. Операция арифмети» ческого сложения осуществляется за одну микрокоманду. При этом столбец, содержащий разряд одного числа, имеет следующие управляющие сигналы: вход 26"логический ноль, вход 27 -zog 0101, вход 28 и входы 16-18, 24 и 25—

"логический ноль". Столбец, содержащий разряд второго числа имеет, следующие управляющие сигналы: вход 25 - код 01, вход 26 « «"логический ноль", вход 27код 1001, вход 28 - логическая единица, входы 16-18 и 24 - логический ноль». На выходе 30 панного столбца формируется результат суммы данных разрядов двух чисел, а на выхопе 29перенос на следующий разряд..

Столбец, предназначенный для фиксапии результата арифметического сложения, имеет следующие управляющие сигналы: входы 18 и 24 - "логическая единица", вход 25 - код 01, sxoq 26 - "логический ноль", вход 27 - код 1100, вход 28"логический ноль . При поааче на вход17 импульса записи результат арифметического сложения фиксируется в дополнительных разрядах данной строки.

Технико-экономический эффект предложенного многофункционального элемента заключается в повышении быстродействия арифметических, а также логических и некоторых поисковых операций в матрице, построенной иэ таких элементов. Как было показано ранее пля операции арифметического сложения двух чисел в известном устройстве необходимо семь микрокоманд, а в предложенном обьекте эта операция осуществляется за одну MHKpoKOMBHQ i

1037:3 1 !

Составитель В. Руцаков

Редактор B. Данко Техред А. Ач Корректор р, Тигор

Заказ 6020/55 Тираж 594- Поцписное

БНИИПИ Госуцарственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., ц. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4