Устройство для логарифмирования двоичных чисел

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (ю G 06 F /556 ат

j3

1 г т р

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

C, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3418452/18-24 (22 ) 0 8. 04. 82 (46 ) 30 . 08. 83. Бюл. и 32 (72) Е. Д. Горячева и И. Ш. Розенблат (71) Львовский ордена Ленина политех нический институт им. Ленинского комсомола (53) 681.325(088.8 ) (56) 1. Волгин А. Н; и др. Логарифмический преобразователь двоичных чисел.-. "Приборы и техника эксперимента", 1978, N 6, с. 48.

2. Авторское свидетельство СССР и 926655. кл. G 06 F 7/556 (прототип ). (54)(57) УСТРОЙСТВО ДЛЯ ЛОГАРИФИИРОВАНИЯ ДВОИЧНЫХ ЧИСЕЛ, содержащее счет- чик порядка, сдвиговый регистр,сумматор по модулю два, регистр старших разрядов числа и регистр младших разрядов чи.сла, причем вход аргумента устройства соединен с информационным входом сдвигового регистра, тактовый вход которого соединен с входом тактовых импульсов записи устройства и входом счетчика порядка, выход которого соединен с информационным входом регистра старших разрядов числа, управляющий, вход которого соединен с выходом сумматора по модулю два и управляющим входом регистра младших разрядов числа, выход первого раэря.„„SU„„1038938 A да сдвигового регистра соединен с первым входам сумматора по модулю два, второй вход которого соединен с информационным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью уменьшения аппаратурных затрат, оно содержит триггер, коммутатор.и одноразрядный сумматор, выход которого соединен с последовательным входом регистра младших разрядов числа, параллельный вход которого соединен, с выходом с второго по и-й разрядов сдвигового регистра, где n - разрядность аргумента, тактовый вход регистра младших разрядов числа соединен с входом тактовых импульсов коррек- Е ции устройства, выход сумматора по модулю два соединен с первым входом триггера, второй вход и выход кото- С рого соединены соответственно с выходом второго разряда сдвигового регистра и управляющим входом коммутатора, первый и второй информационные входы которого. соединены соответственно с прямым я инверсным вы- С4 ходами (n-3)-ro разряда регистра 90 младших разрядов числа, выход n-ro Цф разряда которого соединен с первым фф .

:входом одноразрядного сумматора, (© второй аход которого соединен с выходом коммутатора.

10 389

Изобретение относится к вычисли,тельной технике, в частности к специализированным вычислительным устройствам,. и может быть использовано для определения, например.,спектральных .характеристик в логарифмическом масштабе в спектроанализаторах.

Известен логарифмический преобразователь двоичных чисел, содержащий дешифратор, схему разрешения, одно пос- тоянное запоминающее устройство, представляющее собой таблицу логарифмов m-разрядных двоичных чисел, другое постоянное запоминающее устройствои- Ttl таблицу логарифмов чисел 2, k-раз- 15 рядный комбинированный сумматор 1 f.

Однако зто устройство характеризуется сложностью схемы, наличием дорогостоящих узлов таких, как ПЗУ и резисторная матрица. 20

Наиболее близким к предлагаемому по технической сущности является устройство для логарифмирования чисел, содержащее регистр числа, сдвиговый регистр, счетчик порядка, сумматор 25 по модулю два, блок, памяти таблицы логарифмов.

Двоичное число в последовательном коде поступает младшими разрядами вперед в сдвиговый регистр. Счетчик порядка считает количество сдвигов. Сумматором по модулю два анализируются два соседних разряда двоичного числа, при каждом несовпадении их содержймого на выходе сумма- 35 тора появляется сигнал, разрешающий занесение в регистр числа содержимого счетчика порядка и выходного сигнала блока памяти таблицы логарифжов, который определяется содержимым 4О ре ги стра сдви ra (2 ).

Недостатком известного устройства является наличие блока памяти табли-! цы логарифмов, представляющего собой, например ПЗУ. Причем емкость 45 и разрядность ПЗУ зависит от разрядности логарифмируемых двоичных чисел и от необходимой точности логарифмирования.

Так как нет серийно выпускаемых полупроводниковых интегральных микросхем таких специальных функций как

10g а, необходимо реализовать эту функцию на интегральных макросхемах типа ПЗУ или программируемых постоян-.55 ных запоминающих устройствах (ППЗУ ).

Цель изобретения - уменьшение аппаратурных затрат.

38

Указанная цель достигается тем, что устройство для логарифмирования двоичных чисел, содержащее счетчик порядка, сдвиговый регистр, сумматор по модулю два, регистр старших . азрядов числа, регистр младших разрядов числа, причем вход аргумента устройства соединен с информационным входом сдвигового регистра, тактовый вход которого соединен с входом тактовых импульсов записи устройства и входом счетчика порядка, выход которого соединен с информационным входом регистра старших разрядов числа, управляющий вход которого соединен с выходом сумматора по модулю два и.управляющим входом регистра младших разрядов числа, выход первого разряда сдвигового регистра соединен с первым входом сумматора по модулю два, второй вход которого соединен с информационным входом устройства, содержит триггер, коммутатор и одноразрядный сумматор, выход которого соединен с последовательным входом регистра младших разрядов числа, параллельный вход которого соединен с выходом с второго по и-й разрядов сдвигового регистра, где n - разрядность аргумента, тактовый вход регистра младших разрядов числа соединен с входом тактовых импульсов коррекции устройства, выход сумматора по модулю два соединен с первым входом триггера, второй вход и выход которого соединены соответственно с выходом второго разряда сдвигового регистра и управляющим входом коммутатора, первый и второй информационные входы которого соединены соотвественно с прямым и инверсным выходами (и-3)-го разряда младших разрядов числа, выход и-го разряда которого соединен с первым входом одноразрядного сумматора, второй вход которого соединен с выходом коммутатора.

На чертеже показана функциональная схема устройства.

Устройство содержит счетчик 1 порядка, сдвиговый регистр 2,сумматор 3 по модлую два, триггер 4,регистр 5 числа, содержащий регистр

5„ старших и регистр 5 младших разрядов числа, коммутатор 6, одноразрядный сумматор 7, входы 8-10.

Работа устройства основана на соотношении:

1038938 значащего разряд числа. Процесс ввода числа окончен. Теперь происходит

1о92а ч 1

Р x + — x если х< —

Q Э 2 1

P х + — (1-x) если x>—

1 1 ч 8

21 где P - порядок числа; х - двоичный код нормализованного числа а без старшей значащей единицы.

Устройство работает следующим образом, Двоичное число в последовательном коде поступает младшими разрядами вперед в сдвиговый регистр 2.На счетный вход счетчика 1 порядка и управляющий вход сдвигового регист- . ра 2 поступают тактовые импульсы по входу 9. Счетчик 1 считает количество сдвигов. Сумматором 3 по модулю два анализируются два соседних разряда двоичного числа, при каждом несовпадении их содержимого происходит занесение в старшие 5 и младшие 5чразряды регистра числа и в триггер 4 соответственно содержимого счетчика 1 порядка, содержимого регистра 2, не включая старший разряд, и следующего за старшим разряда регистра 2.После последнего занесения в 30 старших разрядах. регистра 5 числа содержится порядок двоичного чис ла (характеристика логарифма), а в младших - двоичный код числа после старшего значащего разряда, в триг-. гере 4 - следующий после старшего коррекция двоичного кода, содержащегося в и- младших разрядах регистра 52 числа, т.е. определение мантиссы логарифма. В зависимости от содержимого триггера 4 (нуль или единица) на выход коммутатора 6 пропускается сдвинутый на три разряда в сторону младших прямой или обратный двоичный код и-. младших разрядов регистра 5 числа соответственно.

На одноразрядном сумматоре 7 этот код суммируется поразрядно, начиная с младших разрядов, с прямым несДвинутым двоичным кодом. С выхода сумматора 7 сумма задвигается по последовательному информационному входу на место регистра 5 младших разрядов числа. Сдвигом этих разрядов во время коррекции мантиссы логарифма управляет вход 8, После и сдвигов в регистрах 5 и

5 находится значение характеристики и мантиссы числа.

Предлагаемое устройство значитель" но проще по сравнению с прототипом.

Логарифмирование ведется в реальном масштабе времени по мере поступления двоичных чисел .из арифметического устройства.

Вместо дорогостоящих специально. программируемых ПЗУ используется один коммутатор, триггер и однораз" рядный сумматор.

1038938

Составитель А. Зорин

Редактор H. Стащишина Техред Ж.Кастелевич Корректор Л ° Бокшан

Заказ 6231/55 Тйраж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, I-35, Раушская наб., д. 4/5 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4