Устройство для обнаружения и исправления ошибок сумматора

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3393550/18-24 (22) 17.02.82 (46) 30.08.83. Бюл. h" 32 (72) А.В.Яковлев (53) 681.326(088.8) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (56) 1. Ф.Селлерс. Методы обнаружения ошибок в работе ЭЦВМ. М., "Мир"

1972, с.118-119.

2. Авторское свидетельство СССР

11 805317, кл. В 06 F 11/00, 1980 (прототип). (54)(57) 1. УСТРОЙСТВО ДЛЯ ОВНАРУМЕНИЯ И ИСПРАВЛЕНИЯ ОШИБОК СУММАТОРА, содержащее блок поразрядного сравненения, блок формирования функций генерации и передачи переноса, блок формирования параллельных переносов, первый вход блока поразрядного сравнения является входом разрядных сумм устройства, первый и второй входы блока формирования функций генерации и передачи переноса являются входами соответственно первого и второго слагаемых устройства, выходы первой и второй групп которого подключены со тветственно к входам первой и второй групп блока формирования параллельных перенооов о т л и ч а ю щ е е с я тем, что, с целью уменьшения объема оборудования, оно содержит блок формирования инверсных функций генерации и передачи переноса, блок поразрядного контроля переносов, блок исправления переносов, блок исправления раз рядных сумм. первый выход которого является выходом разрядных сумм устройства, первыи вход подключен к входу разрядных сумм устройства, „SU„„1038946

3(51) G 06 F 11/00; G 06 F 7/50 управляющий вход объединен с управляющим входом блока исправления переносов и является входом синхросиг-. нала устройства, первый и второй входы блока формирования инверсных функций генерации и передачи переноса объединены соответственно с вторым и третьим входами блока поразрядного сравнения и подключены соответственно к входам первого и второго слагаемых устройства, третий вход блока формирования инверсных функций генерации и передачи переноса подключен к второму выходу блока исправления разрядных сумм, третий вход которого подключен к первому Я выходу блока поразрядного сравнения, четвертый вход которого подключен к входу переноса устройства, а пятый вход подключен к первому выходу бло- С ка исправления переносов, второй и третий выходы которого являются соответственно выходом переноса и инверсным выходом переноса устройства, а второй вход подключен к выходу блока поразрядного контроля пере-. носов, первый и второй, третий и

QO четвертый входы которого подключены соответственно к первому и второму выходам блока формирования функ- Ж ций генерации и передачи переноса и блока формирования инверсных функций генерации и передачи переноса, третий выход которого является выходом "Конец операций" устройства, чет- 2 вертый выход подключен к третьему входу блока формирования функций генерации и передачи переноса, а четвертый вход является входом "Начало операций" устройства, третий вход блока исправления переносов

1038946

3. Устройство по и.1, о т л и ч а ю щ е е с я тем, что блок исправления переносов содержит группу элементов ИЛИ, счетчик, первый и второй элементы ИЛИ, первый и второй элементы И-НЕ, группу элементов И, выходы первых семи из которых образуют первый выход блока, выход восьмого элемента И группы и первого

t0 элемента И-НЕ являются соответственно вторым и третьим выходами блока, первые входы элементов И группы подключены к соответствующим выходам счетчика, первый вход первого эле15 мента И-НЕ подключен к выходу восьмого разряда счетчика, вторые входы элементов И группы и первого элемента И-НЕ объединены и подключены к выходу второго элемента ИЛИ, вхо2 );ды которого подключены к выходам соответственно первого элемента ИЛИ и второго элемента И-НЕ, входы которых соответственно попарно объединены и образуют второй вход блока, первые входы элементов ИЛИ группы образуют третий вход блока, вторые входы соот ветственно объединены с соответствующими входами первого элемента ИЛИ, выходы элементов ИЛИ группы подклю- чены к установочным входам счетчика, .счетный вхоД которого является первым

1входом блока. объединен с седьмым входом блока поразрядного контроля переносов и подключен к выходу блока формирования параллельных переносов, третий вход которого объединен с третьим входом блока поразрядного контроля переносов и подключен к входу переноса устройства, шестой вход блока поразрядного контроля переносов является инверсным входом переноса устройства.

2. Устройство по и.1, о т л и ч а ю щ е е с я тем, что блок поразрядного контроля переносов содержит .элемент ИЛИ-НЕ, группу элементов И, группу элементов ИЛИ, элемент И и элемент ИЛИ, выход которого является выходом блока, первые шесть входов элемента ИЛИ подключены к выходам срответствуюцих элементов И группы, а седьмой вход подключен.к

1 выходу элемента1 И, первые входы элементов И группы объединены и подключены к выходу элемента ИЛИ-НЕ, вход которого объединен с первым, входом элемента И и является седьмым входом блока, 1 -е входы 1-х элементов И группы (t 2,3,...,6 ) бразуют первый вход блока,(j +1)-å ходы 3-х элементов И группы образу. т второй вход блока, второй вход второго элемента И группы объединен с вторыми входами 9 -х элементов

И группы (к = 3, 4, 5, 6), третий вход третьего элемента И группы объединен с третьими входами

35 к-х элементов И группы (к = 4, 5, 6 }, четвертый вход четвертого элемента И группы объединен с четвертыми входами k --х элементов .И группы (к 5,6), пятые входы о пятого и шестого элементов И группы объединены между собой, i --e входы j-x элементов ИЛИ группы (i= 1,2,...,5; ) = t, i +1,..., 6 ) соответственно объединены и образуют

45 четвертый вход блока,(1 +1) -е входы i-x элементов ИЛИ группы

: (= ),2,3,4 ) и второй вход эле,мента И образуют третий вход блока, выходы элементов ИЛИ группы подключены к соответствующим входам элемента И, седьмой вход шестого элемента И группы и шестой вход пятого элемента ИЛИ группы являются соответственно пятым и шестым входами блока. ч. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок исправления разрядных сумм содержит группу

Элементов ИЛИ, счетчик, первый и второй элементы ИЛИ, группу элементов И, элемент И-НЕ, выход которого подключен к первому входу второго элемента ИЛИ, второй вход — к выходу первого элемента ИЛИ, выходы элементов И группы образуют первый выход блока, первые входы элементов И группы подключены к соответствующим выходам счетчика, вторые входы объединены между собой, соединены с выходом второго элемента ИЛИ и образуют второй выход блока, первые входы элементов ИЛИ группы образуют первый вход блока, а вторые входы объединены с соответствующими входами первого элемента ИЛИ и элемента И-НЕ, выходы элементов ИЛИ группы подключены к соответствующим установочным входам счетчика, счетный вход которого является управляющим входом блока.

1 103"

Изобретение относится к выч ислительнай технике и цифровой автоматике и предназначено для контроля ариф. метических устройств, использующих сумматоры, формирующие разрядные переносы параллельным способом.

Известен сумматор с контролем по четности, содержащий в каждом разряде блок формирования параллельного переноса и блок формирования разряд- 10 ной суммы, используя для формирования переносов и разрядных сумм функции генерации и передачи переноса (1 ).

Недостатками сумматора являются невозможность обнаружения ошибок, 15 вызываемых неисправностью в блоке формирования параллельных переносов иэ-за отсутствия контроля этого блока, обнаружение лишь одиночных ошибок в блоках формирования разрядных сумм. 20 а также невозможность исправления ошибок сумматора.

Наиболее близким к предлагаемому является устройство для обнаружения и исправления ошибок сумматора, со-. держащее первый блок сложения по модулю два, элемент ИЛИ, блок формирования дополнительных сумм и группу схем сравнения, входы первого блока сложе

;ния по модулю два соединены с выходами суммы контролируемого суммазтора, информационные входы блока фор мирования дополнительных сумм соединены с входами операндов сумматора, вход переноса с предыдущих разрядов сумматора является управляюцим входом устройства, : выход первого блока сложения по модулю два является первым выходом устройства, выход элемента ИЛИ является вторым выходом

40 устройства, выходы каждой схемы сравнения группы соединены с соответству, ющим входом элемента ИЛИ,а также второй блок сложения по модулЮ два, выход которого соединен с (п + 1)-м входом первого блока сложения по мо45 дулю два, каждый нечетный выход блока формирования дополнительной суммы соединен с первым входом соответствующей схемы сравнения, второй вход каждой схемы сравнения соединен с соответствующим нечетным входом суммы контролируемого сумматора, выход блока формирования дополнительных сумм соединен с соответствующим входом второго блока сложения по модулю два (23.

Основными недостатками известного устройства являются большой объем

946 2 контролирующей аппаратуры вследствие необходимости дублирования разрядных сумм, а также иэ-за наличия й-разрядного и (N+1) -разрядного блоков сложения по модулю два, на построение которых при достаточно большой разрядности и высоком

1 быстродействии уходит значительная часть оборудования. устройства; низкая эффективность контроля сумматора вследствие невозможности исправле ния ошибок сумматора иэ-за отсутствия необходимой для этой цели аппаратуры, введение которой в, устройство приведет к еще большим аппаратурным затратам.

Цель изобретения - уменьшение объема оборудования при одновременном повышении эффективности контроля.

Поставленная цель достигается тем, что устройство для обнаружения и ис-.: правления ошибок сумматора, содержащее блок поразрядного сравнения, блок Формирования функций генерации и передачи переноса, блок формирования параллельных переносов, пер-. вый вход блока поразрядного срав" нения-является входом разрядных сумм устройства, первый и второй входы блока формирования функций генерации и передачи переноса являются входами соответственно первого и второго слагаемых устройства, выходы первой и второй групп которого подключены соответственно к входам первой и второй групп блока формирования параллельных переносов, содержит блок фор" мирования инверсных функций генерации и передачи переноса, блок пораэ-4 рядного контроля переносов, блок исправления переносов, блок исправ- . ления разрядных сумм, первый выход; которого является выходом разрядных сумм устройства, первый вход подключен к входу разрядных сумм устройства, управляющий вход объединен с управляющим .входом блока исправления переносов и является входом блока исправления переносов и является входом синхросигнала устройства, первый. и второй входы блока формирования ин.версных функций генерации и передачи переноса объединены соответственно с вторым и третьим входами блока . поразрядного сравнения и подключены соответственно к входам первого и второго слагаемых устройства, треО38946

3 1 тий вход блока формирования инверсных функций генерации и передачи переноса подключен к второму выхо ду блока исправления разрядных сумм, .третий вход которого подключен к первому выходу блока поразрядного сравнения, четвертый вход которого подключен к входу переноса устройства, а пятый вход подключен к первому выходу блока исправления переносов, второй и третий выходы которого являются соответственно

I выходом переноса и инверсным выходом переноса устройства, а второй вход подключен к выходу блока поразрядного контроля переносов, первый и второй, третий и четвертый входы которого подключены соответственно к первому и второму выходам блока формирования функций генерации и пе редачи переноса и блока формирования инверсных функций генерации и передачи переноса, третий выход которого является выходом "Конец one раций" устройства, четвертый выход подключен к третьему вхоДу блока фор мирования функций генерации и передачи переноса, а четвертый вход является входом "Начало операций" устройства, третий вход блока исправления переносов объединен с седьмым входом блока поразрядного контроля переносов и подключен, к выходу блока формирования параллельных переносов, третий вход которого объединен с третьим входом блока поразрядного контроля переносов и подключен к входу переноса устройства,шестой вход блока поразрядного контроля переносов является инверсным входом переноса устройства.

Блок поразрядного контроля переносов содержит элемент ИЛИ-НЕ, группу элементов И, группу элементов ИЛИ, элемент И и элемент ИЛИ, выход которого является выходом блока, первые шесть входов элемента ИЛИ подключены к выходам соответствующих элементов

И группы, а седьмой вход подключен к выходу элемента И, первь е входы элементов И группы объединены и подключены к выходу элемента

ИЛИ-НЕ, вход которого объединен с первым входом элемента И и является седьмым входом блока, 1 -е входы 1-х элементов И группы (i =2,3,,...,6 )образуют первый вход блока, (i + 1)-е входы j -х элементов И группы образуют второй вход блока, второй вход второго элемента И групры объединен с вторыми входами к-х элементов И группы (к 3, 4, 5, 6), третий вход третьего элемента И группы объединен с третьими входами к-х

"элементов И группы (к - 4,5,6 ), четвертый вход четвертого элемента И группы объединен с четвертыми входами к-х элементов И группы (к = 5,6), пятые входы пятого и шестого элементов

И группы объединены между собой, -е входы j — x элементов ИЛИ группы (j = 1,2,...,5; j = i,l + 1, ...,6) соответственно объединены и образуют четвертый вход блока, (i +! )-е входы 1 -х элементов ИЛИ группы (1 = 1,2,3,4 ) и второй вход элемента И образуют третий вход блока:

N выходы элементов ИЛИ группы подключены к соответствующим входам элемента И, седьмой вход шестого элемента И группы и шестой вход пятого элемента ИЛИ группы являются соответ25 ственно пятым и шестым входами блока, Блок исправления переносов содержит группу элементов ИЛИ, счетчик, первый и второй элементы ИЛИ первый и второй элементы И-НЕ, группу зо элементов И, выходы первых семи из которых образуют первый выход блока, выход восьмого элемента И группы и первого элемента И-HE являются соответственно вторым и третьим выхо35 дами блока, первые входы элементов

И группы подключены к соответствующим выходам счетчика, первый вход первого элемента И-НЕ подключен к выходу восьмого разряда счетчика, вторые входы элементов И группы и . первого элемента И-HE объединены и подключены к выходу второго элемен: та ИЛИ, входы которого подключены к выходам соответственно первого эле-" мента ИЛИ и второго элемента И-НЕ, входы которых соответственно попарно объединены и образуют второй вход блока, первые входы элементов ИЛИ группы образуют третий вход блока, вторые входы соответственно объедиReHbl с соответствующими входами первого элемента ИЛИ, выходы элементов ИЛИ группы подключены к установочным входам счетчика, счетный вход которого является первым входом. блока.

Блок исправления разрядных сумм содержит группу элементов ИЛИ, счет.

1038946 чик, первый и второй элементы ИЛИ, группу лементов И, элемент И-НЕ, выход которого подключен к первому входу второго элемента ИЛИ, второй входк выходу первого элемента ИЛИ, выходы элементов И группы образуют первый выход блока, первые входы элементов

И группы подключены к соответствующим выходам счетчика, вторые входы объединены между собой, соединены с выходом второго элемента ИЛИ и образуют второй выход блока, первые входы элементов ИЛИ группы образуют первый вход блока, а вторые входы объединены с соответствующими входами первого элемента ИЛИ и элемента И-НЕ, выходы элементов ИЛИ группы подключены к соответствующим установочным входам счетчика, счетный вход которого является управляющим входом блока. о

На фиг.1-8 показана структурная схема предлагаемого устройства.

Устройство содержит блок 1 форми25 рования функций генераций и передачи переноса, блок 2 формирования инверсных функций генерации и передачи переноса, блок 3 формирования параллельных переносов, блок 4 поразрядного контроля переносов, блок 5 исправления переносов, блок 6 поразрядного сравнения, блок 7 исправления разрядных сумм, выход 8 разрядных сумм устройства, вход 9 разрядных сумм устройства, вход 10 первого и M

11 второго слагаемых устройства, вход 12 "Начало операций" устройства, выход 13 "Конец операций" устройства, вход 14 "Вход переноса" устройства, вход 15 "Инверсный вход переноса" 40 устройства, выход 16 "Выход пере. носа" устройства, выход 17 "Инверсный выход переноса" устройства, вход 18 . синхросигнала устройства.

Блок 1 Формирования функции генерации и передачи переноса (Фиг.2) предназначен для формирования Функции генерации переноса G.= А; B. и Функции передачи переноса Т „. = А . + В -. 50

Блок 1 Формирования Функций генерации и передачи переноса содержит элементы ИЛИ 19-26, выходы которых обозначены соответственно То-Т и элементы И 27-34, выходы которйх у5 обозначены соответственно Gp-G >.

Блок 2 формирования инверсных функций генерации и передачи переноса (Фиг ° 3 ) предназначен для выработки инверсной функции генерации переноса

C; = A;. В„., инверсной функции пере" дачи переноса Т; = A + В;, выработки сигнала конца операции и подачи его на вход внешнего приемника сигнала конца операции 13, где А; и В соответственно значения 1-ro разряда первого и второго слагаемых

- номер оазряда (i = 0,1,2,..., 7).

Блок 2 формирования инверсных функций генерации и передачи переноса (фиг.3) содержит RS-триггер 35, эле" менты ИЛИ-НЕ 36-43, выходы которых обозначены соответственно ТО-Т.т и элементы И-НЕ 44-51, выходы которых

Ф обозначены соответственно 6p - G „

Узел формирования параллельного переноса из пятого разряда блока 3

Формирования параллельных переносов (фиг.4) предназначен для формирования параллельного переноса из пятого разряда в соответствии с выражением

G=G+7G+TTG+7 т T g

4 4 4 Ъ 43 2 4 Э 2 1., Ьлок 3 формирования параллельных переносов содержит в каждом разряде узел-формирования параллельного переноса аналогичный другим и показан на примере узла формирования параллельнога переноса из пятого разряда (фиг.4),который содержит элементы .

И 52-56 и элемент ИЛИ 57, выход которого обозначен С4.

Блок 4 поразрядного контроля переносов содержит.в каждом разряде узел контроля переноса, которые ана логичны между собой, и показан на примере узла контроля переноса иэ пятого разряда (фиг.5), который содержит элемент ИЛИ-HE 58, элементы

И 59-65,элементы ИЛИ 66-70 и элемент

ИЛИ 71,выход которого обозначен фС 4.

Узел контроля переноса иэ пятого

:разряда блока. поразрядного контроля переносов блока 4 (фиг.5) предназначен для контроля переноса из пятого разряда и выработки сигнала ошибки данного переноса в соответствии с выражением (Ы ц+744э+т+ тэс 2+747 тгc +

+7.7 т T с +т. 7.7 т-т.с c +

+321 о 4Э2 10 ИХ 4- (4)

+(G (7 + C ) (T + Т + C, )(T + T + T + j ) х

7 1038 где С - значение переноса из пя1 того разряда;

С - инверсное значение переноса из пятого разряда;

Я С вЂ” сигнал о ибки этого переноса;

С „ - значение входного переноса;

Свх - инверсное значение входного переноса.

Блок 5 исправления переносов (фиг.б) предназначен для исправления разрядных переносов и подачи правильного значения разрядных переносов в блок б поразрядного сравнения.

Блок 5 исправления переносов (фиг.б) содержит элементы ИЛИ 72-81, счетчик 82, элементы И 83-90, выходы которых обозначены соответственно 20

Р0-Р7, элемент И-НЕ 91, выход которого обозначен Р8 и элемент И-НЕ 92.

Блок б поразрядного сравнения (фиг.7) предназначен для контроля разрядных сумм и выработки сигнала. р5 ошибки разрядных сумм в соответствии с выражением

Q 5,4 (+ В (+) Р Д+ .> (Я

30 где Q S; - сигнал ошибки i -ro разряда;

- значение суммы i-го разряда;

Р; „ - значение исправленного пе-35 реноса из (i-1)-го разряда;

® — сложение по модулю два.

Блок б поразрядного сравнения (фиг.j) содержит регистр со счетными 40 входами 93, сумматоры по модулю два

94-101.

Блок17 исправления разряДных сумм (фиг.8 ) предназначен для исправления разрядных сумм и подачи правильного 45 значения разрядных сумм на вход внешнего приемника исправленных разрядных сумм 8.

Блок 7 исправления разрядных сумм (фиг.8 ) содержит элементы ИЛИ 102- 50

11О, счетчик 111, элементы И 112119 и элемент И-НЕ 120, элемент

ИЛИ 121.

Устройство работает следующим образом.

Значения разрядных сумм, подлежащих контролю, поступают с входа разрядных сумм 9 на первые входы блока 6

946 8 поразрядного сравнения и олока 7 исправления разрядных сумм, в которых запишутся в соответствующие регистры со счетными входами. Значения первого и второго слагаемых поступают соответственно на первый и второй входы блока 1 формирования функций генерации и передачи переноса, блока 2 формирования инверсных функций гЕнерации и передачи переноса и второй и третий входы блока б поразряднрго сравнения с входа 10 внешнего источника первого слагаемого и с входа 11 внешнего источника второго слагаемого. На третий вход блока 3 формирования параллельных переносов, на пятый вход блока 4 поразрядного контроля переносов и четвертый вход блока 6 поразрядного сравнения с входа 14 внешнего источника входного переноса поступает значение входного переноса, инверсное значение которого поступает на шестой вход блока 4 поразрядного контроля переносов с входа 15.

По управляющему сигналу "Начало операций",поступающему с входа "Начало операции" — 12 на первый вход блока

2 формирования инверсных функций генерации и передачи переноса, блок

2 разрешает формирование функций генерации и передачи переноса в блоке 1 формирования функций генерации и передачи переноса и инверсных функций генерации и передачи переноса в блоке 2 формирования инверсных функций,и передачи переноса.

Функции генерации переноса и передачи переноса поступают соответственно с первого и второго выходов блока 1 Ф нормирования функций генерации и передачи переноса на соответе ствующие входы блока 3 формирования параллельных переносов и блока поразрядного контроля переносов, на третий и четвертый входы которого поступают соот— ветственно инверсные функции генерации переноса и передачи переноса с первого и второго выходов блока

2 формирования инверсных функций генерации и передачи переноса. Значения параллельных переносов с выхода блока 3 формирования параллельных переносов поступают на седьмой вход блока 4 поразрядного контроля переносов и на третий вход блока 5 исправления переносов, в котором по первому

10 а

55

9 1 синхросигналу с входа синхросигналов

18 запишутся в счетчик 82.

Предположим, возникла ошибка при . формировании переноса из пятого разря да в блоке 3. формирования параллельиых переносов. Тогда эта ошибка буде обнаружена контролем по четности в блоке 4 поразрядного контроля переноса из пятого разряда блока поразрядного контроля переносов, который вырабатывает сигнал ошибки этого переноса 4 С4.

Этот сигнал ошибки поступает на соответствующий вход блока 5 исправления переносов и по второму синхросигналу с входа синхросигналов 18 проинвертирует соответствующий разряд счетчик

82 на обратное(инверсное ) значение.

Тем самым происходит исправление переноса из пятого разряда на правильное значение. Сигнал, разрешающий передачу исправленных значений переносов, сформируется на выходе элемента ИЛИ 81 блока 5 исправления переносов, на первый вход которого поступит единичный сигнал с выхода элемента ИЛИ 80, на соответствующий вход которого поступает сигнал ошибки переноса из пятого разряда ф С4.

Допустим, что ошибки в Формирова" нии параллельных переносов не произошло. Блок 4 поразрядного контроля переносов вырабатывает нулевые сигналы, которые поступят на соответствующие входы элемента

И-НЕ 92, который сформирует единичный сигнал, поступающий на второй вход элемента ИЛИ 81 и .разрешающий передачу значений переносов на блок 6 поразрядного сравнения.

Если возникла групповая ошибка при формировании переноса из третьего разряда и переноса из пятого разряда, то тогда эта ошибка будет обнаружена контролем по четности в соответствующих узлах блока 4 поразрядного контроля переносов, который вырабатывает соответствующие сигналы ошибок ф С2 и ф С4. Работа блока

5 исправления переносов аналогична работе в случае возникновения одиночной ошибки.

Исправление значения переносов с выхода блока 5 исправления переносов поступают на пятый вход блока

6 поразрядного сравнения., Предположим, имеется ошибка в пятом разряде суммы, поступившей с .выхода внешнего источника 9 разряд038946 10 ных сумм. Тогда эта ошибка будет обна ружена контролем по четности в сумматоре по модулю два 98 блока 6 по-. . разрядного сравнения, который сформирует сигнал ошибки разрядной суммы (PS 4, поступающей на соответствующий вход блока 7 исправления разрядных сумм.

Допустим, что ошибки при формйро вании суммы не произошло. Блок 6 поразрядного сравнения в этом случае вырабатывает нулевые сигналы.

В случае, если имеется групповая ошибка в третьем и пятом разрядах суммы, она будет обнаружена контролем по четности соответственно в сумматоре по модула два 96 и сумматоре модулю два 98 блока 6 поразрядного сравнения, который вырабатывает соответствующие сигналы ошибок ф С2 и фС4.

Работа блока 7 исправления разрядных сумм во всех трех случаях полностью аналогична работе блока 5 исправления переносов.

Предположим, что ошибки в значении разрядных сумм контролируемого сумматора, поступающих на первые входы. блока 6 поразрядного сравнения и блока 7 исправления разрядных сумм не произошло. В этой случае s блоке

6 сигналы ошибок разрядных сумм не сформируются, т.е. будут равны нулю.

Эти нулевые сигналы поступают на блок

7, в котором инвертирования разрядов счетчика ill не произойдет, т.е. исправления разрядных сумм не будет; сигнал, разрешающий выдачу значений разрядных сумм через И 112-119 на выходы разрядных сумм 8, сформируется на выходе элемента ИЛИ 110, на-вто» рой вход которого поступит единичный сигнал с выхода элемента И-HE 120, на входы которого поступают нулевые сигналы с блока 6 поразрядного сравнения; сигнал с выхода элемента

ИЛИ 110 поступает на к-вход RS-rper -.

: гера 35 блока 2 формирования инверс ных функций генерации и передачи переноса, в котором вырабатывается сигнал конца операции.

Таким образом, введение в состав устройства блока исправления разрядных сумм, блока формирования инверсных. функций генерации и передачи переноса, блока исправления переносов,. блока поразрядного контроля переноI

11 сов и соответствующих связей позволяет существенно сократить объем контролирующего оборудования. Орно1030946 временно возрастает эффективность контроля эа счет исправления кратных ошибок.

1038946

10389М

1038946

1038946

3038946 м Клюем,У

103894Ь

1038946

СоставительВ.Евстигнеев

Редактор A.Âëàñåíêî Техред В.Далекорей Корректор М. Демчик

Заказ 6231/55 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 .

Устройство для обнаружения и исправления ошибок сумматора Устройство для обнаружения и исправления ошибок сумматора Устройство для обнаружения и исправления ошибок сумматора Устройство для обнаружения и исправления ошибок сумматора Устройство для обнаружения и исправления ошибок сумматора Устройство для обнаружения и исправления ошибок сумматора Устройство для обнаружения и исправления ошибок сумматора Устройство для обнаружения и исправления ошибок сумматора Устройство для обнаружения и исправления ошибок сумматора Устройство для обнаружения и исправления ошибок сумматора Устройство для обнаружения и исправления ошибок сумматора Устройство для обнаружения и исправления ошибок сумматора Устройство для обнаружения и исправления ошибок сумматора Устройство для обнаружения и исправления ошибок сумматора Устройство для обнаружения и исправления ошибок сумматора 

 

Похожие патенты:

Изобретение относится к вычислительной технике, а именно к устройствам для контроля и отладки цифровых управляющих систем, и может быть использовано для имитации функционирования объекта управления, в частности корабельного оружия

Изобретение относится к компьютерным технологиям, в частности к системам и способам формирования дамп файла при возникновении сбоя в работе программы (аварийном завершении программы) в вычислительных системах с ограниченными ресурсами

Изобретение относится к системе с многоядерным центральным процессором, в частности к способу устранения исключительной ситуации в многоядерной системе

Изобретение относится к вычислительной технике и может быть использовано при построении управляющих вычислительных машин (УВМ), нечувствительных к сбоям программ

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах (УВМ), например в системах управления газотурбинного двигателя

Изобретение относится к вычислительной технике и предназначено для автоматизированной отладки программного обеспечения мультимашинных систем, работающих в реальном масштабе времени и имеющих общую память

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах (УВМ)

Изобретение относится к вычислительной технике и может быть использовано для выявления циклических процессов анализируемой программы, регистрации их параметров и хранения регистрируемой информации в блоке памяти с последующей выдачей по запросу
Наверх