Устройство телеконтроля линейных трактов цифровых систем передачи

 

1. УСТРОЙСТВО ТЕПЕКОН- ТРОЛЯ ЛИНЕЙНЫХ ТРАКТОВ ЦИФРОВЫХ СИСТЕМ ПЕРЕДАЧИ, содержащее на каждой оконечной станции первый и второй эпементы памяти, источник информационного сигнала и генератор псевдослучайной , поспедоватепьности, выходы которых подкпючень к информационным входам первого коммутатора, выход которого подключен к первому входу управттяемого преобразователя кода, выход которогосоединен с линейным трактом, обнаружитель нарушений бипопярности и анализатор псевдослучайной последовательности , входы которых объединены и соединены с линейдам трактом, при этом выход анализатора псевдослучайной последовательности подключен к первому входу, второго коммутатора, второй вход и выход которого соединены соответственно с ВЫХОДОМобнаружителя нарушений биполярности и со счетным входом счетчика, выходы которого соединены с первым и вторым входами блока управления, служеб-. ньш входы первого и второго коммутатор ров подключены к соответствующим выходам блока управления, причем на тактовый вход счетчика и анализатора псевдослучайной последовательности поданы тактовые импульсы, на каждой промежуточной .станции - регенератор прямого направления , выходы которого через искусственную пинию подключены к входам регенератора обратного направления, элемент памяти, выход котосюго чесез ключ подключен к коммутирующему вхоцу искусственной линии и к другому входу регенератора обратного направления, о т п .и ч а ю щ е е с я тем,что, с целью повышения достоверности контроля путем обеспечения контроля исходящего направления без перерыва связи, на каждой оконечной станции введены дешифратор фиксированной комбинации , делитель с переменным коэффициентом деления и анализатор нарушений би (Л полярности, при этом вы ход первого коммутатора через последовательно соединенС ные дешифратор фиксированной комбина ции и делитель с перемен 1ым коэффициентом деления, установочные входы которого соединены с соответствующими выходаi I ми блока управления, подключен к второму входу управляемого преобразователя кода, установочный вход которого соединен с соответствующим входом блока 0) управления, причем первый, второй и тре-/ тий входы анализатора нарушений биполярности подключены соответственно к выходу и входам обнаружителя нарушений биполярности, а первь й, второй, третий .г четвертый и пятый выходы аналкзйтора нарушений биполярности соединены соответственно через первый и второй элементы памяти с третьим и четвертым входами блока управления и с пятым входом блока управления непосредственно, соответствующие выходы которого соедигнень с установочными входами анапюатора нарушений биполярности и счетчика.

, (l9) (11) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

g l) Н 04 В 3/46 (54)(57) 1. УСТРОЙСТВО ТЕЛЕКОНТРОЛЯ ЛИНЕЙНЫХ ТРАКТОВ ЦИФРОВЫХ

СИСТЕМ ПЕРЕДАЧИ, содержащее на каждой оконечной станции первый и второй элементы памяти, источник инфор- мационного сигнала и генератор псевдослучайной поспедоватепьности, выходы которых подключены к информационным входам первого коммутатора, выход которого подкпючен к первому входу управпяемого преобразователя кода, выход которого соединен с линейным трактом; ббнаружитепь нарушений бипопярности и анализатор псевдоспучайной поспедоватепьности, входы которых объединены и соединены с линейным трактом, при этом выход анализатора псевдоспучайной поспе-, доватепьности подкпючен к первому входу второго коммутатора, второй вход и выход" которого соединены соответственно с выходом. обнаружитепя нарушений биполярности и со счетным входом счетчика, " выходы которого соединены с первым и вторым входами блока управления, служеб -:: ные входы первого и второго коммутаторов подключены к соответствующим выхо -: дам блока управления, причем на тактовйй, вход счетчика и анапизатора псевдоспуГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3398196/18- 09 (22) 19.02.82 (46) 07,09,83, Бюп. )Ко ЗЗ (72) И. Ф.Забелин, А.Г.Мозель, А.И.Милин, В.М. Робинков и A. С. Продан(53) 621.395.664 (088.8) (56) 1, Авторское свидетепьство СССР № 677113, кп. Н 04,В 3/46, 1979.

2. Техническое описание первичной цифровой системы передачи ИКМ-ЗОС, АРФ1, 223.000 ТО,1981 (прототип). чайной последовательности поданы тактовые импупьсы, на каждой промежуточной

-,,станции - регенератор прямого направпения, выходы которого через искусственную пинию подкпючены к входам регенератора обратного направления, элемент памяти, выход которого чевез ключ подключен к коммутирующему входу искусственной пинии и к другому входу регенератора

-обратного направления, о т и и ч а юш е е с я тем,. что, с цепью повышения достоверности контроля путем обеспечения контроля исходящего направления без перерыва связи, на каждой оконечной сТВНННН введены дешифратор фиксированной комбинации, депитепь с переменным коэффициентом деления и анализатор нарушений бипопярности, при этом выход первого ком: мутатора через поспедоватепьно соединенные дешифратор фиксированной комбинации и депитепь с переменным коэффициентом деления, установочные входы которого соединены с соответствующими выходами блока управпения, подключен к второму вхопу управляемого преобразоватепя кода, установочный вход которого соединен с соответствующим входом блока

: управления, причем первый, второй и тре-, тий входы анализатора нарушений биполярности подключены соответственно к выходу и входам обнаружитепя нарушений биполярности, а первый, второй, третий, четвертый и пятый выходы янапизатора нарушений бипопярности соединены соответственно через первый и второй эпементы памяти с третьим и четвертым входами блока управления и с пятым входом блока управления непосредственно, соответствующие выходы которого соединены с установочными входами анализатора нарушений биполярности и счетчика, 104061 2

1Î

f5 а на каждой промежуточной станции введены линейный анапизатор нарушений бипопярности и бнаружитепь нарушений, бипопярности, входы которого соединены с выходами регенератора прямого направпения и с первым и вторым входами линейного анапиэатора нарушений бипопярности, третий вход и выходы которого соединены соответственно с хронирующим выходом регенератора прямого направпвния и с входами апемента памяти, а чет» вертый вход пинейного анапиэатора нарушений бипопярности соединен с выходом обнаружитепя нарушений биполярности, причем регенвраторы прямого и обратного направпвния соединены с линейным трактом, 2. Устройство по п. 1, о т п и ч аю щ е е с я тем, что анапизатор нарушений биполярности состоит из дешифратора, бпока совпадения и двух решающих бпоков, первый и второй входы которых объединены и соединены соответственно с выходами дешифратора и бнока совпадения, при атом выход дешифратора соединен с первым входом блока совпадения, на тактирующий вход дешифратора

r поданы тактовые импульсы, причем вто» рой вход блока совпадения, первый и второй входы дешифратора явпяются co-:

Изобретение относится к технике связи и может испопьзоваться при построении цифровых систем передачи информации.

Известно устройство тепеконтропя, содержащее линейное и станционное оборудование, соединенные через линейный тракт Pl) .

Недостатком известного устройства . явпяется бопьшой объем оборудования пинвйной части, необходимый дпя обеспе-чения высокой помехозащищвнности.

Наибопве бпиэким к предлагаемому техническим решением явпяется устройство тепеконтропя пинвйных трактов цифровых систем передачи, содержащее на каждой оконечной станции источник информационного сигнапа и генератор цсев- доспучай ной последоватепьности, выходы которых подключены к информационным входам первого коммутатора, выход которого подключен к первому входу управ-, ответственно первым, вторым и третьим входами анализатора нарушений бипопярности, соответствующие входы обоих решающих бпоков явпяются установочными входами анализатора нарушений биполярности, а соответствующие выходы решающих бпоков явпяются первым, вторым, третьим и четвертым выходами анализатоpG нарушений бипопярности, пятым выходом которого является третий выход первого решающего бпока.

3. Устройство по п. 2, о т и и ч аю щ е е с я тем, что решающий бпок состоит из счетчика, бпока совпадения, блока неравнозначности и накопитепя, . причем первые и вторые входы бпока совпадения и блока неравнозначности объединены и соединены соответственно с выходом и первым входом счетчика, а выходы блока совпадения и блока неравнозначности соединены с соответствующими входами накопитепя, первый и второй и установочные входы счетчика являются первым и вторым и установочными входами решающего блока, а выходы накопитепя, бпока нвравнозначности и бпока совпадения являются соответственно пвр1 1 вым, вторым и третьим выходами решающего блока. пяемого преобраэоватвпя кода, выход.которого соединен с линейным трактом, обнаружитепь нарушений биполярности и анапиэатор псевдоспучайной поспедоватепь ности, входы которых объединены и соединены с инейным трактом, а выход ана« ниэатора псевдоспучайной поспвдоватепь ности подкпючвн к первому входу второго коммутатора, второй вход и выход кото рого соединены соответственно с выходом обнаружитепя нарушений бипопярности и . со счетным входом счетчика, выходы которого соединены с первым и вторым входами блока управления, а служебные входы первого и второго коммутаторов подкпючены к соответствующим выходам блока управпения, причем на тактовый вход счетчика. и анапиэатора псввдоспучайной поспедоватепьности поданы тактовые им р. пупьсы, а на каждой промежуточной станции - регенератор прямого направпения, 1040612 выходы которого через искусственную линию подключены к входам регенератора . обратного направления, элемент памяти, выход которого через киюч подкиючен к коммутирующему входу искусственной пинии и к другому входу регенератора обратного направиения f2) .

Однако это устройство имеет низкую достоверность контроия. цепь изобретения - повышение досто- 10 верности контроля путем обеспечения конт -, ропя исходящего направпения без перерыва связи.

Поставленная. пель достигается тем, что в устройстве теиеконтропя иинейных. трактов цифровых систем .передачи, содер жашим на каждой оконечной станции первый и второй эиементы памяти, источник информационного сигнала и генератор псевдослучайной последовательности, вы- - щ ходы которых подкпючены к информацион-" ным входам первого коммутатора, выход ко- ", торого подкпючен к первому входу управияемого преобразователя кода, выход которого соединен с иинейным трактом, обнаружи- р5 тепь нарушений биполярности и анализа-. тор псевдослучайной последовательности, входы которых-объединены и соединены, с пинейным трактом, при этом выход ана-лизатора псевдослучайной поспедоватееиь" - 0 ности подкиючен к первому входу второ-, " го коммутатора, второй вход и выход которого соединены соответственно с выходом обнаружителя нарушений бипоиярности и со счетным входом счетчика, вы-", ходы которого соединены с первым и вторым входами бпока управления, а спужебные входы первого и второго коммутаторов подключены к соответствующим выходам блока управиения, причем на

40 тактовый вход счетчика и анализатора псевдослучайной посиедоватепьности поданы тактовые импуиьсы, на каждой промежуточной станции - регенератор прямого направления, выходы которого . 45 через искусственную пинию подключены к входам регенератора обратного направпения, элемент памяти, выход которого через кпюч подкпючен к коммутирующему (входу искусственной пинии и к другому ,входу регенератора обратного. найравпе- 50 ния, на каждой оконечной станции введе»ны дешифратор. фиксированной комбинации„ депитепь с переменным коэффициентом депения и анаиизатор нарушений бипоияр-" ности, при этом выход первого коммута--.55 тора через последоватепьно соединенные дешифратор фиксированной комбинации идепитепь с переменным коэффициентом де. пения, установочные входы которого соединены с соответствующими выходамибпока управления, подключен к второму входу управляемого преобразоватеия кода, установочный вход которого соединен с соответствующим входом блока управиения, причем первый, второй и третий входы анаиизатора нарушений бипоиярнос» ти подкшочены соответственно к выходу и входам обнаружитепя нарушений биполярности, а первый, второй, третий, четвертый и пятый выходы анаиизатора нарушений биполярности соединены соответственно через первый и второй эпементы памяти с третьим и четвертым входами бпока управпения и с пятым вхо- о дом блока уцравпения непосредственно, соответствующие выходы которого соединены с установочными входами анапизатора нарушений бипопярности и счетчика, а на каждой. промежуточной станции введены линейный анализатор нарушений бипоиярности и обнаружитель нарушений биполярности, входы которого соединены с выходами регенератора прямого направпения и с первым и вторым входами пинейного анапизатора нарушений бицопярности, третий вход и выходы которого. соединены соответственно с хронируюшим вы ходом регенератора прямого направ- пения и с входами эиемента памяти, а четвертый вход пикейного анапизатора нарушений бипопярности соединен с выходом обнаружителя нарушений бипоиярности, причем регенераторы прямого и обратного направления соединены с иинейным трактом, При этом анализатор нарушений бипоиярнос-. и состоит из дешифратора, бпока совпадения и двух решающих бпоков, первый и второй входы которых объединены и соединены соответственно с выходами дешифратора и бпока совпадения, при этом выход дешифратора соединен с первым входом блока совпадения, иа тактирующий вход дешифратора поданы тактовые импульсы, причем второй вход бпока совпадения, первый и второй. входы дешифратора явпяются соответственно первым, вторым и третьим входами. анапизатора нарушений би, соответствующие входы обоих решающих бпоков явпяются установочными входами анализатора нарушений биполярности, а соответствующие выходы решающих бноков явпяются цервым, вторым, третьим и четвертым выходами анапизатора нарушений бипопярнооти, пятым выходом которого является

104061 2

6 трагий выход первого решающего блока.

Причем решающий блок состоит из счетчика, блока совпадения, блока неравнозйачности и накопителя, причем первые и вторые входы блока совпадения и блока иеравнозючности объединены и соединены соответственно с выходом а первым входом счетчика, а выходы блока совпадения и блока неравнозначности соединены с со-10 ответствукяцими входами накопителя, первый и второй и установочные входы счетчика являются первым и вторым и установочными входами решающего блока, а выходы н@копитепя, блока неравнозначноо-15 ти и блока совпадения являются соответственно первым, вторым и третьим выходами решающего блока.

Нафиг. 1 представлена структурная электрическая схема оконечной станции предлагаемого устройства; на фиг. 2то же, промежуточной станции.

Устройство тепеконтропя линейных трактов цифровых систем передачи содер g5 жит на оконечной станции (фиг.1) иоточник 1 информационного сигнала, первый коммутатор 2, генератор 3 псевдослучайной последовательности, блок 4 унравпения, управляемый преобразователь

5 кода, дешифратор 6 фиксированной ком инации, двпитепь 7 с переменным коэф.йшиентом деления, анализатор 8 нару шений биполярности, состоящий иэ дешифраюра 9, блока 10 совпадения и двух решающих блоков 11,1 и 11.2, каж« дый из которых состоит из счетчика 12, блока 13 совпадения, блока 14 неравноэиачности и накопителя 15, обнаружитепь 16 нарушений биполярности, анапиэатор 17 псевдослучайной последовательности, второй коммутатор 18, счетчик 19, первый и второй элементы 20 и 21 памяти соответственно, a на каждой промежуточной станции (фиг. 2) регвнвратор 22 прямого направления, регенератор 23 .обратного направпения, искусственную линию 24, апемейт 25 памяти, ключ.26, обнаружитепь. 27 нарушенйй биполярности, линейный анализа- тор 28 нарушений биполярности, состоя50 щий as дешифратора 29, блока 30 совпадения и решающего блоке 31, который состоит из счетчика 32, блока 33 сов падения, блока 34 неравнозначности и

l . накоцитепя 35.

Устройство работает следующим образОм» В условиях прохождения рабочего сигнала оборудование тепеконтроля на каждой оконечной станции (фиг. 1) анализирует качество принимаемого цифрового потока по нарушениям биполярности и с обнаружителя 16 нарушения биполярности через второй коммутатор 18, скоммутированный блоком 4 управления для прохождения, на счетчик 19 выходного сигнала обнаружитепя 16 наруп ений бипс пярности. При ухудшении достоверности передачи, оцениваемой на промежуточной станции (фиг.2) до аварийного или предупредительного состояния, на соответствующем выходе счетчика 19 появляется сигнал. В блоке 4 управления имеется коммутация, позволяющая пропускать выходной сигнал счетчика 19 на соот- . ветствующий вход первого коммутатора, в результате чего с источника 1 информационного сигнала (рабочий сигнал) поступает через дешифратор 6 фиксированной комбинации, делитель 7 и управляемый преобразоватепь кода 5 в линейный тракт, Дешифратор 6 фиксированной комбинации выделяет символ рабочего сигнала, которому предшествует н-битная комбинация заданного вида, встречающаяся в случайном сигнале с большой вероятностью. Делитель 7 выделяет каждый е-й символ иэ поступающих на его вход, где определяется состоянием установочных входов, которые в режиме не- . обслуживаемой станции управляются вы .ходными сигналами счетчика 19 через блок управления. Сигнал с выхода делителя 7, воздействуя на вход управляемого преобразователя 5 кода, нарушает биполярность символов по соответствующему закону.

Рабочий сигнал с нарушенной биполярностью линейных символов поступает на вход станции, где нарушения биполярности выделяются обнаружитепем 16 наруже-. ний биполярности, позиции. символа, zoторому предшествует фиксированная комбинация выделяются дешифратором фиксированной комбинации, а на выходе блока

10 совпадения анализатора 8 выделяют- . ся лЬзицни символов, которым предшествует фиксированная комбинация, и биполярность которых нарушена. В решающих блоках 11.1 и 11.2 происходит проверка закона нарушения биполярности в передаваемом сигнале на соответствие закону, определяемому структурой счетчика 12 и состоянием их установочных входов.. Дпя того, чтобы запланированные нарушения

1040612

ВНИИПИ заказ 6948/58 Тираж 677 Подписное

Филиал ППП "Патент, г. Ужгород, ул. Проектная,. 4 бипЬпярности не подсчитывались счетчи ком 19 и сохранялся непрерывный коул- ропь доствврнос и входящего потока, ин формация, поступакхцая на счетныв входы накопитвпя 15, через бпок управления . S запрещает счет импульсов.

В; режиме проверки промежуточных станций по шпвйфу с оконечной станции сщ налом с бпока 4 управления, поданным на вход цврвого коммутатора 2, подкпю-- 1О чается, генератор 3 псевдослучайной по спвдоватепьности и установочале входы депитепя 7 и одного иэ счетчиков 12 :" анапнэатора 8 нарушений бипопярности приводятся в состояние, соответствую- tS швв установочным входам счетчика 12 шпвйфувмого рвгенератора, пинейшяй аиапизатор 28 нарушений биполярности шнейфувмого регенератара работает ана - : погично Описанному на оконечной станции 20 и через кпюч 26 коммутирует выход регенератора 22 прямого направления через искусственную линию 24 на вход регенвpampa 23 обратного направления, эапи рая при этом информационный вход поспе диего.

В режиме шпейфования бпок управпения коммутирувт на выход второго коммутатора ошибки с выхода анализатора

17 псевдослучайной поспедоватвльности.

Таким образом цроиэводится проверка на рекуррвнтность сигнапа, прошедшего шлейфуемый участок.

1 аким образом,пред пагаемое устройство позвопяет автоматически контролировать с оконечной станции качество исходя- . щего потока беэ перерыва связи, что повышает эксплуатационные характеристики телеконтропя и поэвопявт уменьшить время восстановления связи.