Импульсно-фазовое следящее устройство

 

1. ИМПУЛЬСНО-ФАЗОВОЕ СЛЕДЯЩЕЕ УСТРОЙСТВО, содержащее усилитель.ограничитель , выход которого непосредственно и через инвертор соединен соответственно с первыми входами первого и второго блоков выборки,выходы которых соединены с первым и ---:,:« fe-V,--. I .. у;-|. вторым входами реверсивного счетчика , формирователь следящих импульсов, вход которого подключен к первому выходу синхронизатора, а первый выход - к второму входу первого блока выборки, отли-чающееся тем, что, с целью повышения точности устройства, оно содержит блок задержки и логический блок, первый и второй входы которого соединены с соответствующими выходами реверсивирго счетчика, третий вход через блок задержки и четвертый вход непосредственно - с вторым выходом синхронизатора, а первый и второй выходы - с соответствующими входами синхронизатора, второй выход формиро-о вателя следящих импульсов подключен к второму входу второго блока выбор (Л ки . со оо

„„Я0„„1041987 А

СОЮЗ СОВЕТСНИХ .

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

3(5П С 05 В 1 01 "" ъ .„ у

1 .П y ...

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (:- -"<::::;::,"-:." —::,,(Й АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 2 580457/18-24 (22) 15 ° 02.78 (46) 15 ° 09.83. Бюл. Р 34 (72) В.И. Химулин, H.Â. Иванов-Шид-". ловский и Е.Ш. Басин (53) 62-50(088.8) (56) 1. Патент CtOA В 3713029, кл. 328-63, 05.11.68.

2, Поиск, обнаружение и измерение параметров сигналов в радионавига,ционнЪ х системах. Под ред. Ю.М, Казаринова, M., Сов. радио, 1975, c. 263 (прототип) . (54)(57) 1 ИМПУЛЬСНО ФАЗОВОЕ СЛЕДЯ"

ЩЕЕ УС1РОЙС1ВОр содержащее усилитель-. ограничитель, выход которого непосредственно и через инвертор соединей

:соответственно с первыми входами первого и второго блоков выборки,вы- . ходы которых соединены с первым и.вторым входами реверсивного счетчика, формирователь следящих импульсов, вход которого подключен к первому выходу синхронизатора, а первый выход - к второму входу первого блока выборки, о т л и ч а ю щ е е с я тем, что, с целью повышения точности устройства, оно содержит блок задержки и логический блок, первый и второй входы которого соединены с соответствующими выходами реверсивного счетчика, третий вход через блок задержки и четвертый вход не посредственно — с вторым выходом синхронизатора, а первый и второй выходы - с соответствующими входами синхронизатора, второй выход формиро-е вателя следящих импульсов подключен Ж к второму входу Второго блока выборки.

1041987

2. Устройство по п. 1, о т л ич а,юще е с я тем, что в немлогический-блок содержит элементы ИЛИ, преобразователь код — период импуль-.

„"oB, преобразователь код — число импульсов и интеграторы, первый, второй и третий нходы первого интегратора соединены с соответствующими входами логического блока, а первый и второй выходы — с соответствующими входами преобразователя код-число им пульсов, третий вход которого под1

Изобретение относится к автоматике и,н частности, может быть использовано при обработке радиосигналов,,передаваемых станциями импульсно-фазовых радионавигационных систем. 5

Известны импульсно-фаэовые следящие устройства Pl).

Наиболее близким к предлагаемому по технической сущности является устройство., содержащее усилитель-or- 10 раничитель, выход которого непосредственно и через инвертор соединен соответственно с первыми входами первого и второго блоков ныборки,вы, ходы которых соединены с первым и вторым входами реверсивного счетчика, Формирователь следящих импульсов, вход которого подключен к первому выходу синхронизатора, а перный выход - к второму входу первого блока, выборки (2 1.

Недостаток устройства - малая точность.

Цель изобретения повышение точности устройстна.

Указанная цель достигается тем, что в известное устройство внедены блок задержки и логический блок,первый и второй входы которого соединены с соответствующими выходами реверсивного счетчика, третий вход через блок задержки и четвертый вход непосредственно — с вторым выходом синхронизатора, а первый и второй выходы - с соответствующими входами синхронизатора, второй выход форин- 35 рователя следящих импульсов подключен к второму входу второго блока выборки.

Причем логический блок содержит элементы ИЛИ, преобразователь код 40 период импульсов, преобразователь код-число импульсов и интеграторы, первый, второй и третий входы первого интегратора соедйнены с соответствующими вхоДами логического блока, 45 а первый и второй выходы — с соотключен к четвертому входу логического блока, первые входы первого и второго элементов ИЛИ непосредственно и вторые входы через последовательно соединенные преобразователь кодпериод импульсов и второй интегратор соединены соотнетстненно с первым и вторым выходами преобразователя код-число импульсов, а выходы первого и.нторого элементов ИЛИ подключены к соответствующим выходам логического блока.

2 ветствующими входами преобраэонателл код-число импульсов третий вход которого подключен к четвертому входу логического блока, первые входы первого и второго элементов ИЛИ непосредственно и вторые входы — через последовательно соединенные преобразователь, код-периоД импульсов и второй интегратор соединены соответственно с первым и вторым выходами преобразователя код-число импульсов, а выходы первого и второго элементов ИЛИ подключены к соответствующим ныходам логического блока.

На фиг.l представлена функциональ ная схема предлагаемого устройства; на Фиг.2 — один из ноэможных вариантов выполнения логического блока; на Фиг.3a — сигнал с выхода усилителя-ограничителя до и после инвертора; на фиг. Зб,r,е - положение следящих импульсов (стробов) при различной величине рассогласования; на фиг. Зв,д,ж — импульсы сбоя при различных положениях следящих импульсов.

Устройство содержит усилительограничитель 1, инвертор 2, первый и нторой блоки выборки 3 и 4, реверсивный счетчик 5, формирователь 6 следящих импульсов, блок 7 задержки, логический блок 8, синхронизатор 9, первый интегратор 10, преобразователь 11 код-число импульсов, второй интегратор 12, преобразователь 13. код-период импульсов; первый и второй элементы ИЛИ 14 и 15 °

Устройство работает следующим образом.

Сигнал с выхода усилителя-ограничителя 1 и следющие импульсы с формирователя б следящих импульсов поступают на блоки 3 и 4 выборки.

Причем выборки от первой (верхней) полупачки стробов (фиг.3) поступают на первый вход (счет + ) реверсивного счетчика 5, а выборки от

1041987

3 4 второй (нижней) полупачки стробов .—. В известном устройстве эа это на его второй вход (счет †). - же время в среднем следящий строб

Сигнал ошибки при этом не проПОР- тоже ФлюктУирует около истинного энационален, как в известном устройстве, чения, но раэбросы мгновеннцх полоа равен величине временного paccoi . - . жений стробов в каждый данный момент ласования следящих стробов. На - -, . - 5 времени значительно больше, чем в фиг. Зб показано смещение следящих ". предлагаемом устройстве та ст обов на 1 и р на дискрет влево. При этом синхронизатор 9 пройдет каждый от.импульсы (верхние) совпадают с нулем дельный сбой, т.е. скорость отрасигнала и на выходе блока 3 выборки ботки в данном устройстве остается импульсов счета иет, а в нижней:по- (0 той же, что и в известном, но раэб лупачке один импульс совпадает с .-: . Рос мгновенных отклонений следящих положительной полуволной сигнала.; ; cTpo6oB значительно уменьшается, а

На выХоде блока 4 выборки появляется следовательно, повышается точность

1 импульс сбоя (фиг. Зв). Обратная.. . единичного измерения. каРтина, будет при смещении на 1 дис- <5 после команды сбоя в блоке 7 задержки Формируется импульс сброса, При смещении на 3 дискрета влево задержанный по времени относительно на выходе блока 4 выборки появляется импульсов считывания к ния, который после уже 3 импульса сбоя (фиг, Çe и Зж) . прохождения сбоя обнуляет логический

Эти импульсы сбоя (т.е. информация." блок 8 ° При реализации следящей сисо величине Рассогласования следящйх: Ю темы втоРого порядка логический блок импульсов) далее усредняется ревЕР-." 8 может иметь, например, вид, изобрасивным счетчиком 5, объем которого"-. женный на фиг.2. равен числу анализируемых эа один, В первом интеграторе 10 логичесцикл импульсов. Таким образом, еслИ- кого блока эа время анализа усреднявремя анализа выбрано равным 10 пе - 25 ется инФормация о величине рассоглариодам следования сигнала, то за 1 -. сования следящего строба к тро а, которая цикл анализируется 8" 10=80 импульсрв через преобразователь 11 код-число и объем реверсивного счетчика 5 вы ., импульсов в момент поступления имбирается.равным 80. Тогда при велики- пульса считывания поступает на вто-, не рассогласования, равной 1 дискре;= 30 рой интегратор (скорости) 12 и на ту, за время анализа реверсивный -. первый и второй элементы ИЛИ 14, 15. счетчик 5 переполняется 1 раэ и на,:- - Число импУльсов на выходе преобраэоего выходе появляется 1 импульс. Цри . BaTess 11 код-число импульсов равно величине рассоГласования,. равной .", : числуг записанному в.первом интегтрем дискретам, на выходе реверсив-., 35 Раторе 10, т.е ° равно величине вреного счетчика эа время анализа прой.;- менного Рассогласования следящих имдет 3 импульса и т.д. Эти;импульсц:.: пульсов относительно перехода фазы поступают далее на логический блок:=.:; сигнала через 0 . После поступлекоторый в момент поступления им-. HHs BTHx импульсов через элементы пульса считыванйя формирует такое - . ИЛИ 14 или 15 на синхро .9

40 количество импульсов сбоя, которое .;- . строб слежения перемещается непоск этому времени накопилось в его cue- pepcTBeHHo на эту величину. .ме памяти, т.е. количество дискре- После прохождения сбоя первый ин- тов сбоя равно измеренной величине-: тегратор 10 сбрасывается в начальное рассогласования . Импульсы сбоя пос - состояние импульсом сброса. Число тупают в синхронизатор 9, где по :-:= 45 во втором интеграторе .12.(а а команде добавляется или вычитается =-.- вательног и число дополнительных имсоответствующее количество импульсов пульсов сбоя) растет до тех пор,пока в периоде следования, и происходи,"„::-. не сРавняется количество сбоев в де второго временной сдвиг выходных импульсов, ";-,:. + и в ™-11 на входе вт синхронизатора 9 и следящих импуль;-".=: 50 интегратора 12. Это саответств сов. ответствует нулевой ошибке по скорости. Чем больТаким образом, если эа время ана:- ше скорость, тем большее число запилиэа реверсивный счетчик 5 перепол .,: вЂ, . caHo во втором интеграторе 12 и тем няется 5 раз в + и 5 раз в -:= -,- :.-- чаще (с тем меньшим периодом) постуто при поступлении импульсов считы =.= - - 55 пают дополнительные импУльсы сбоЯ вайия на логический блок 8 сбоя не . :-::-:- преобразователя 13 код-период имбудету Tàê как B схеме памяти (лог - пУльсов. Так,пРи скоРости 0,1 мкс/с ческого блока 8) к этому времени †::- и дискретов сбоя 0,1 мкс импульсы будет записан +5-5а0 дискретов. - -.- - - -=..- c выхода пРеобРазователя 13 код-пе.;: †....:. 0 Риод импульсов следует с периодом

Ясли зa время анализа реверсивный - ф ри скорос и 1 мкс/с - в 10 счетчик 5 переполняется 6 раэ в +,.: и 4 аэа в р эа в -, то при поступлений- Такое выполнение устройства позимпульсов считывания вырабатывается. воляет повысить точность за счет команда сбоя на +2 дискрета. -65 добавочного интегрирования, но при

1041987 этом результат интегрирования несет информацию об абсолютной величине необходимой поправки, т.е. необходимой величине сбоя (а не является имнульсом переполнения), что позволяет ввести эту поправку в один прием, не уменьшая быстродействия устройства.(Для этого между реверсивным счетчиком следящей системы и синхронизатором включен дополнительно логический блок, в котором за время анализа накапливается информация.о величине рассогласования и при поступ5 ленин импульса считывания из синхро-, низатора формируется количество .сбоев, равное величине рассогласования.

-1041987

Составитель Г. Нефедова

Редактор A. Маковская Техред В.Далекорей. Корректор В. Гирняк

Заказ 7126/47 Тираж 874 Подписное

ВНИИПИ Государственного комитета СССР по делам. изобретений и открытий

113035, Москва,. Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4