Процессор микро-эвм

 

ПРОЦЕССОР МИКРОЭВМ, содержащий блок .сверхоперативной памяти , блок микропрограммного управления , интерфейсный блок, регистр состояния процессора и арифметикологический блок, причем первый входвыход арифметико-логического блока соединен с входом-выходом блока сверхоперативной памяти, второй вход-выход - с входом-выходом интерфейсного блока и первым входом блока микропрограммного управления, выход арифметико-логического блока соединен с первым входом регистра состояния iпроцессора,выход которой соединен |со вторым входом блока микропрограмiMHoro управления, управляющий выход ; которого соединен с первым входом арифметико-логического блока, входом блока сверхоперативной памяти и со вторым входом регистра состояния процессора, о т л и i а ю щ и йс я тем, что, с целью повышения быстродействия и увеличения функциональных возможностей за счет реализации команд символьной обработки данных На микропрограммном уровне., в него введены накопитель констант, первый и второй коммутирующие элементы , регистр, источник логических потенциалов и дешифратор, причем вход дешифратора соединен с управляющим выходом блока микропрограммного управления, а его выход соедиI нен с входом накопителя констант и с первыми входами первого и второ (Л G го коммутирующих элементов, выходы которых, а также выход накопителя констант соединены с вторым входом арифметико-логического блока, второй вход первого коммутирующего элемента соединен с выходом регистра, вход котррого соединен с вкодом-выходом интерфейсного блока, второй вход второго коммутирующего элемента соединен с выходом регистра состояния процессора, а третьи входы первого и второго коммутирующих элементов соединены с выходом источника логических потенциалов.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (!1) g(51) 6 06 F 15 00

/ с

ОПИСАНИЕ ИЗОБРЕТЕНИЙ ::

К АВТОРСКОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 2873846/18-24 (22) 24.12.79 (46) 15.09.83 Бюл. Р 34 (72) В.Л.Дшхунян, С.С.Коваленко, П ° P.Ìàøåâèÿ, В.В.Теленков и 10.Å.×è÷åрин (53) 681;3 (088. 8) (56) 1. Патент COLA )) 4016546, кл. 340-172.5, опублик. 1975.

2. Себери 2ECLSF(à - система на базе микроЭВМ, совместимая с миниЭВМ . ТИИЭР. Т.67, 1976 Р 6, (прототип). (54)(57) ПРОЦЕССОР МИКРОЭВМ, содержащий блок сверхоперативной памяти, блок микропрограммного управления, интерфейсный блок, регистр состояния процессора и арифметикологический блок, причем первый входвыход арифметико-логического блока соединен с входом-выходом блока сверхоперативной памяти, второй вход-выход — с входом-выходом интерфейсного блока и первым входом блока микропрограммного управления, выход арифметико-логического блока соединен с первым входом регистра состояния процессора, выход которой соединен

)со вторым входом блока микропрограм,много управления, управляющий выход которого соединен с первым входом арифметико-логического блока, входом блока сверхоперативной памяти и со вторым входом регистра состояния процессора, о т л и Ч а ю щ и йс я тем, что, с целью повышения быстродействия и увеличения функциональных возможностей за счет реализации команд символьной обработки данных на микропрограммном уровне, в него введены накопитель констант, первый и второй коммутирующие элементы, регистр, источник логических потенциалов и дешифратор, причем вход дешифратора соединен с управ- . ляющим выходом блока микропрограммного управления, а его выход соединен с входом накопителя констант

ы с первыми входами первого и второго коммутирующих элементов, выходы. которых, а также выход накопителя констант соединены с вторым входом арифметико-логического блока, второй вход первого коммутирующего элемента соединен с выходом регистра, вход которого соединен с входом-выходом интерфейсного блока, второй вход второго коммутирующего элемента соединен с выходом регистра состояния процессора, а третьи входы пер вого и второго коммутирующих элементов соединены с выходом источника логических потенциалов.

104202б

Изобретение относится к вычислительйой технике и микроэлектронике в частности к процессорам микроЭВМ, область применения которых — устройства автоматики, устройства обработки цифровой информации, системы управления, вычислительные машины общего назначения.

Известен микропроцессор, содержащий блок сверхоперативной памяти, блок управления, арифметико-логическое устройство и интерфейсный блок Pl) .

Однако отсутствие воэможности выполнения алгоритмов символьной обработки данных на микропрограмм- 15 ном уровне приводит к снижению быстродействия процессора.

Наиболее близким к изобретению является процессор микроЭВМ, содержащий микропрограммного упранле- 20 ния, блок обработки и интерфейсный блок. Блок обработки содержит сверхоперативную память, арифметико-логическое устройство и регистр состояния процессора, причем первый 25 вход-выход арифметико-логического устройства соединен с первым вхо„" дом-выходом блока сверхоперативной памяти, второй вход-ныход — с входом-выходом интерфейсного блока и входом-выходом блока микропрограмм . ного управления, управляющие входы блока сверхоперативной памяти, арифметико-логического устройства и регистра состояния процессора соединены с входом-выходом блока микропрограммного управления, вход регистра состояния процессора подключен к выходу арифметико-логического устройства, выход — ко входу-выходу блока микропрограммного управления (2). 40

Выполнение команд процессором микроЭВМ обычно связано с использованием заранее заданных констант в качестве операндов, а также операндов, отдельные поля разрядов 45 которых совпадают с полем разрядов команды или полем разрядов регистра состояния процессора. С целью обеспечения .возможности выполнения таких операций н известном процессоре50 микроЭВМ предусмотрены микрокоманды формата условных переходов и формата литеральных микрокоманд.

В качестве одного из операндов в них используется поле разрядов,э5 микроманды. Такое решение приводит к существенному снижению быстродействия при расширении разрядности операндов, поскольку разрядность выделенного под операнд поля микро- 60 команды меньше разрядности операнда т.е. один операнд приходится обрабатывать за несколько машинных циклов. Увеличение разрядности микроманды не снижает быстродействия, 65 однако приводит к существенному увеличению накопителя микропрограмм.

Цель изобретения — повышение быстродействия и увеличение функциональных возможностей за ечет реализации команд символьной обработки данных на микропрограммном уровне.

Поставленная цель достигается тем, что н процессор микроЭВМ, содержащий блок сверхоперативной памяти, блок микропрограммного управления, интерфейсный блок, регистр состояния процессора и арифметико-логический блок, причем первый вход-выход арифметико-логического блока соединен с входом-ныходом б":îêà сверхоперативной памяти, второй вход-выход — с входом-выходом интерфейсного блока и первым входом блока микропрограммного управления, выход арифметико-логического блока соединен с первым входом регистра состояния процессора, выход которого соединен со нторым входом блока микропрограммного.управления управляющий выход которого соедйнен с первым входом арифметико-логического блока, входом блока сверхоперативной памяти .и со вторым входом регистра состояния процессора, введены накопитель констант, первый и второй коммутирующие элементы, регистр, источник логических потенциалов и дешифратор, причем вход дешифратора соединен с управляющим выходом блока микропрограммного управления, а его выход соединен со входом накопителя констант и с первыми входами первого и второго коммутирующих элементов, ныходы которых, а

1 также ныход накопителя констант соединены с вторым входом арифметикологического блока, второй вход первого коммутирующего элемента соединен с выходом регистра, вход которого соединен с входом-выходом интерфейсного блока, второй вход коммутирующего элемента соединен с выходом регистра состояния процессора, а третьи входы первого и второго коммутирующих элементов соединены с выходом источника логических потенциалов.

При этом коммутирующий элемент содержит элемент И и програймируемый элемент, причем выход элемента

И соединен с выходом коммутирующего элемента, первый вход схемы И соединен с первым нходом коммутирующего элемента, второй вход — с выходом программируемого элемента, первый вход которого соединен со вторым входом коммутирующего элемен-. та, второй вход программируемого элемента соединен с третьим входом коммутирующего элемента.

1042026

На фиг. 1 представлен предлагаемый процессор микроЭВМ1 на фиг. 2 коммутирующий элемент; на фиг. 3 ,блок микропрограммного управления. .Процессор микроЭВМ включает блок 1 сверхоператйвной памяти, блок

2 микропрограммного управления, интерфейсный блок 3, регистр 4 состояния процессора и арифметико-логический блок 5, первый вход-выход 6 которого соединен с входом-выходом 7 блока 1 сверхоперативной памяти,. второй вход-выход 8 — с входом-выходом 9 интерфейсного блока 3 и первым входом 10 блока 2 микропрограммного управления, а выход ll арифметико-логического блока 5 соединен с первым входом 12 регистра 4 состояния процессора, ныход 13 которого соединен с вторым входом (шина) 14 блока 2 микропрограммного управления, управляющий выход 15 которого соедийен с первым входом 16 арифметико-логического блока 5, входом

17 блока 1 сверхоперативной памяти и с вторым входом 18 регистра соетояния процессора 4. Процессор микро ЭВМ дополнительно включает накопитель 19 констант, представляющий собой постоянное запоминающее устройство (ПЗУ) разрядность которого соответствует разрядности арифметико-логического устройства 5.

- Первый 20 и второй 21 коммутирующие элементы, регистр 22, источник

23 логических потенциалов. (в процессоре соответствует шинам питания

- источник логического потенциала 1 и земли — источник логического потенциала 0 ) и дешифратор 24, вход 25 которого подключен к.управляющему выходу 15 блока 2 микропрограммного управления, а его выход 26 соединен со входом 27 накопителя 19 констант и с первыми входами 28 и 29 первого 20 и второго

21 коммутирующих элементов, выходы

30 и 31 которых и ныход 32 накопителя 19 констант соединены со вторым входом 33 арифметико-логического блока 5 °

Второй вход 34 первого коммутирующего элемента 20 (фиг. 2) соединен с выходом 35 perистра 22, вход 36 которого соединены с входом-выходом

9 интерфейсного блока 3, второй вход

37 второго коммутирующего элемента

21 соединен с выходом 13 регистра

4 состояния процессора, а третьи входы 38 и 39 первого 20 и второго

21. коммутирующих элементов соединены с выходом 40 источника 23 логических потенциалов.

Коммутирующий элемент 20 включает элемент И 41 и программируемый элемент 42, который представляет собой коммутирующую перемычку н .схеме и программируется .н ходе технологического процесса с помощью маски, при-. чем, выход 43 элемента И 41 .соединен с выходом 30 коммутирующего элемента

20, первый вход 44 элемента И 41 соединен йервым входом 28 коммутирующего элемента 20; второй вход 45 — с выходом 46 программируемого1 элемента .42, первый вход 47 которого соединен со

10 вторым входом 34 коммутирующего элемента 20, второй нход 48 программируемого элемента 42 соединен с третьим входом 38 коммутирующего элемента.

Блок 2 микропрограммного управления (фиг. 3) включает группу регистрон 49, накопитель 50,микрокоманд, счетчик 51, генератор 52 тактовых. импульсов, регистр 53 микрокоманд, логический узел 54 формирования начального адреса микропрограммы. .Выход 55 генератора 52 тактовых импульсов 52 соединен со,входом 56 счетчика 51,выход 57 счетчика 51 - с первым входом 58 накопителя 50 микрокоманд, второй вход 59 которого со.единен с выходом 60 логического узла .54 формирования начального адреса микропрограммы, служащего для оптимизации объема накопителя микрокоманд.В простейшем случае этот цзел вырож.— дается в электрическую связь, в более сложных случаях может быть применен кодератор, а в наиболее сложных случаях в качестве логики формирования начального адреса микропрограммы используется микропрограммный автомат. Вход 61 логического узла 54 формирования начального адреса микропрограммы подключен к выхо40 дам 62 и 63 регистров 64 и 65 группы регистров 49, которая состоит из двух регистров: регистра 64 команд вход 66 которого соединен с многоканальной шиной 10, и регистра 65

45 состояния, вход которого 67.соединен с многоканальной шиной 14. Выход 68 накопителя 50 микрокоманд соединен с входом.69 регистра 53 микрокоманд, выход 70 которого соединен с выходом

15 блока 2.

Команда для исполнения поступает .из интерфейсного блока 3 на вход блока 2 микропрограммного управле ния и на вход регистра 22, где запоминается. Каждая команда, выйол- няемая процессором, интерпретируется блоком 2 микропрограммного управления в последовательность микрокоманд которые содержат следующие поля: поле управления арифметико-логичес60 ким блоком, поле адреса операнда в блоке снерхоперативной памяти и поле разрядов микрокоманды, поступающее на вход дешифратора 24.

Дешифратор 24 формирует сигнал

65,выборки или одной из констант нако1042026

10 пителя 19 констант, или одного иэ коммутирующих элементов 20 и 21, которые передают на выход либо информацию, поступающую на вторые их входы

34 и 37 с выхода регистра состояния процессора 4 или с выхода регистра

22, либо потенциал логической 1 или 0, поступающий на третьи входы 38 и 39 коммутирующих элементов с выхода источника 23 лвгических потенциалов ° Полярность (0 или 1 ) передаваемой с выхода источника логических потенциалов информации определяется программируемым элементом.

Выбранная константа или операнд, часть разрядов которого совпадает с содержимым регистра 22 или с содержимым регистра 4 состояния процессора, поступает на второй вход блока 5, на вход-выход которого подается второй операнд иэ блока 1 сверхоперативной памяти. Арифметико-логический блок 5 выполняет операцию,ее результат записывается либо .в блоке 1 сверхоперативной памяти, либо передается в интерфейсный блок 3. Описанный алгоритм работы позволяет выполнять команды инкремента и декремента с фиксированным шагом 1,2,4..., сравнение с литерой операции условных переходов и операе. ции коррекции результата при работе с числами, представленными в двоично-десятичной форме эа один машинный цикл. Кроме "того, ускоряется выполнение команд, в которых адрес операнда задается полем разрядов команды. Тем самым повышается общее быс тродействие процессора микроЭВМ и расширяются его функциональные воэможности, Решение может быть использовано в сверхбольшой интегральной схеме однокристальной микроЭВМ. Схема

1 выполнена на и = МДП технологии, содержит около 100.000 транзисторов и помещена в 42-х выводной металлокерамический корпус.

Использование предлагаемого процессора позволяет в однокристалльной микроЭВМ сократить аппаратуру в арифметико-логическом устройстве на 30%, так как наличие накопителя программируемых констант дает возможность заменить операции +1, -1, +ТР, -TP,(триггер расширения, в нем, содержится перенос из старшего раэ- ряда) на + (константа 1 и костанта

0000 ТР кодируется в накопителе констант); 7, на + (константа 111,1 кодируется в накопителе констант).

При этом осуществляется экономия объема накопителя микрокоманд на 5

Техническое решение позволяет производить обработку операндов за один машинный цикл беэ увеличения объема накопителя микрокоманд, что повышает быстродействие процессора и, используя предоставленные возможности программирования коммутирующих элементов, расширить Функциональнйе возможности процессора.

Предлагаемая инструкция процессора обеспечивает ему функциональную гибкость. В частности, это позволяет реализовать на нем две различные системы команд без изменения структуры и связей, за счет перекодировки блока микропрограммного управления и накопителя констант.

1042026

t ai.г

Составитель В.Латышев

Редактор М.Келемеш ТехредМ.Гергель Корректор О.Тигор

Заказ 7129/49 Тираа 706 Подписное

RHHHIIM Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ф-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Уагород, ул. Проектная, 4