Многопороговый логический элемент

 

МНОГОПОРРГОВЫЙ ЛОГИЧЕСКИЙ v ЭЛЕМЕНТ, содержащий многопороговый дискриминатор и линейный сумматор с парафазным выходом, состояпшй из . входных транзисторов, объединенные: коллекторы которых через первый : резистивный делитель соединены е положительным полюсом источника питания, эмиттер каждого из входных транзисторов через резистор подключ/еЙ к отрицательному ПОЛЮСУ источника , питания и соединен с соответствующим эмиттером мно-гоэмиттерного транзис-;, тора, база которого связана с источником опорного сигнала, а коллектор через второй резистивный делитель подключен к положительному полюсу источника, питания, о т л и ч а ю щ и и с я тем, что, с целью расши-рения функциональных возможностей, он дополнительно.содержит группы из .двух параллельно включенных дискриминаторов с последовательными порогами срабатывания и многовходовой логический элемент ИЛИ, выход которого подключен к вьоходной клемме многопорогового логического элемента , а Кс1жлый вход соединен с выходом соответствукяцей группы -из двух параллельно включенных дискриминаторов , образованных соединением коллекторов двух транзисторов, база первого и эмиттер второго транзисторов подключены к выходам соответствующего резистивного делителя, эмиттер первого транзистора подключен к отрицательному полюсу источника питания , база второго транзист ора соеди нена через резистор с положительным г полюсом источника питания, причем дискриминаторы с порогами срабаты (Л . вания , (t, т.

СО»ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУВЛИК

М59 Н 03 К 19 23

ОПИСАНИЕ .ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

Т:. ((. ш.+ 1)/2 )

1-1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3427716/18-21 (22) 16.04.82. (46) 15.09.83. Вюл. 9 ..34 (72) И.A.Пальянов, М.Ф.Шакиров, В.И.Потапов и И.А.Чернакова (71). Омский политехнический институт (5.3) 621.374(088.8) (56) 1, Авторское свидетельство СССР по заявке 9 2954891/18-21, кл. Н 03 К 19/23, 10.07.80.

2. Авторское свидетельство СССР 9 481136, кл. Н 03 К 19/23, 1975. (54).(57) МНОГОПОРОГОВ Й ЛОГИЧЕСКИЙ

ЭЛЕМЕНТ, содержащий многопороговый дискриминатор и линейный сумматор с парафазным выходом, состоящий иэ входных транзисторов, объединенные . коллекторы которых через первый резистивный делитель соединены с положительным полюсом источника питания, эмиттер каждого иэ входных. транзисторов через резистор подключен к отрицательному полюсу источника питания и соединен с соответствукицим эмиттером многоэмиттерного транзис-, : тора, база которого связана с источ-.ником опорного сигнала, а коллектор через второй резистивный делитель подключен к положительному полюсу источника питания, о т л и ч а ю = шийся тем, что, с целью расщирения функциональных воэможностей, он. дополнительно содержит группы из двух параллельно включенных дискриминаторов с последовательными

„„SU» 1042183 A порогами срабатывания н многовходовой логический элемент ИЛИ, выход которого подключен к выходной клемме многопорогового логического элемента, а каждый вход соединен с вы-. ходом соответствующей группы из двух параллельно включенных дискриминаторов, образованных соединением коллекторов двух транзисторов, база первого и змиттер второго транзисторов подключены к выходам соответствующего резистивного делителя, эмиттер первого транзистора подключен к отрицательному полюсу источника питания, база второго транзистора соединена через резистор с положительным

I полюсом источника питания, причем g дискриминаторы с порогами срабаты.вания где Т вЂ” значение порога срабатывания, полученное по формальному алгоритму синтеза многопорогового логического элемента;

ы; - вес 1 -го входа многопорогового логического элемента»

1,...„n соединены с выходами первого резистивного делителя, а остальные дискриминаторы соединены с выходами, второго резистивного делителя.

1042183

65

Изобретение относится к автоматике я вычислительной технике, в частности к элементам пороговой логики.

Известен многопороговый логический элемент, содержащий линейный сумматор с прямым н инверсным выхо дами, подключенный к реэистивному делителю, соединенному с многопороговым дискриминатором (1 ).

Недостатком этого. элемента является низкое быстродействие, опреде- IО ляемое временем распространения сигнала через цепочку последовательно включенных однопороговых дискрими-. наторов.

Наиболее близким по технической 15 сущности к изобретению является многопороговый логический элемент, содержащий многопороговый дискрими натор н линейный сумматор с парафазным выходом, состоящий из входных транзисторов, объединенные коллекторы которых через первый резистивный делитель соединены с положительным полюсом источника питания, эмиттер каждого из входных транзисторов через резистор, определяющий вес . входа, подключен к отрицательному полюсу источника питания и соединен с соответствующим эмиттером многоэмиттерного транзистора, база которого связана с источником опорного сигнала, а коллектор через второй резистивный делитель подключен к положительному полюсу источника питания. Резисторы цепи, включенной в инверсном выходе линейного 35 сумматора этого элемента рассчитываются таким образом, чтобы присоединенные к ним транзисторы сраба-. тывали на второй, четвертый, шестой и т.д., т.е. четные значения порога. Резисторы цепи, включенной в прямом выходе линейного сумматора, рассчитываются на нечетные значения порогов. Известно, что пороги срабатывания элемента иэ инверс- 45 ной ветви линейного сумматора вычисляются по формуле

Т! =7 ..-Т. +1, (1)

4 =1, 1 j где ю; - вес 1-ro входа элемента; 50

Т - значение порога, полученное по формальному алгоритму синтеза многопорогового логического элемента.

Анализ формулы (1 ) показывает, 55 что четные пороги, величина которых. и

Е:м,. удовлетворяет условию

2 уменьшаются, по сравнению с лолу- 60 ченными в результате формального синтеза, а все остальные пороги с четными номерами увеличиваются (23.

Однако данный элемент позволяет реализовать только те переключательные функции, которым соответствуют полученные в .результате формального синтеза нечетные пороги, не превышающие величины 5 и пере-. считанные по формуле (1 ) пороги с четными номерами, значения которых также не должны превышать 5.Например, с помощью подобного элемента нельзя реализовать функцию (х вх э ° ° ° вхg) хЯ+ О+ ° ° O+>g t которой определенные в результате формального синтеза веса и пороги равны: ы„= ш2= ... = АЗ-- -

T = 1, Т2 = 2, Тз= 3, Т+ = 4, объясняется тем, что нечетный порог

Т ) 5 и пересчитанный четный порог

Т2 также больше 5. Укаэанный недостаток сужает функциональные возможности мнбгопорогового логического элемента вследствие ограничения числа переключательных функций, которые можно реализовать одним элементом;

Цель изобретения - расширение функциональных возможностей.

ПОставленная цель достигается тем, что в многопороговый логиче-. ский элемент, содержащий многопороговый дискриминатор и линейный сумматор с парафазным выходом, состоящий из входных транзисторов, объединенные коллекторы которых через первый резистивный делитель соединены с положительным полюсом источника питания эмиттер каждого иэ входных. транзисторов через резистор подключен к отрицательному полюсу источника питания и соединен с со1 тветствующим эмиттером многоэмиттерного транзистора, база которого связана с источником опорного сигнала, а йоллектор через второй резистивный делитель подключен к положительному полюсу источника питания, введены группы из двух параллельно включенных дискриминаторов с последовательными порогами срабатывания и многовходовой логический элемент

ИЛИ, выход которого подключен к выходной клемме многопорогового логи-. ческого элемента, а каждый вход соединен с выходом соответствующей группы из двух параллельно включенных дискриминаторов, образованных соединением коллекторов двух транзисторов, база первого и эмиттер второго транзисторов подключены к выходам соответствующего реэистивного делителя, эмиттер первого транзистора подключен к отрицательному полюсу источника питания, база второго транзистора соединена через резистор с положительным, полюсом источника питания, причем дискриминаторы с порогами срабатывания

r. <(Е,. +4/г, 1042183 где Т вЂ” значение порога срабатыва-

3 ния, полученное по формальному алгоритму синтеза многопорогового логического элемента; ю . — вес i -го входа многопоро1 гового логического элемейта;

1,...,tl, соединены с выходами первого резистивного делителя, а остальные дискриминаторы соединены с выходами вто- 10 рого резистивного делителя.

Изменения в структуре многопорогового логического элемента по- " зволяют расширить функциональные возможности элемента, поскольку по-. )5 является возможность уменьшения больших величин порогов как с чет- ными, так и нечетными номерами, за счет подключения соответствующих дискриминаторов к резистивному де- лителю, соединенному с инверсйым выходом линейного сумматора.

На чертеже приведена принципи альная схема многопорогового логического .элемента.

Многопороговый логический эле-. мент содержит линейный сумматор .1 с парафазным выходом, состоящий .иэ входных транзисторов 2, коллекторы которых,объединены и соединены че реэ резистивный делитель из резис-:: торов 3 с положительным полюсом ис-, точника 4 питания.

Эмиттеры входных транзисторов=2.. через резисторы 5, определяющие ве -. са входов, подключены к отрицательному полюсу источника 6 питания и

K.эмиттерам многоэмиттерного тран-: зистора 7, база которого подключена к клемме источника 8 опорного сйгнала, а коллектор через резистивиый 40 делитель из резисторов 9 подключен к положительному полюсу источника

4 питания. Точки 10 и 11 каждой:группы 12 из двух параллельно включенных дискриминатОров на транзисторах, 45

13 и 14 соединены с соответствующими последовательными выходами одного : иэ резистивных делителей из резисторов 3 или 9. Эмиттер транзистора 13. каждой группы 12 параллельно sxma . gg ченных дискриминаторов соединен с отрицательным полюсом 15 источника питания. База транзистора 14 через резистор 16 подключена к положитепьному полюсу 17 источника питания

Объединенные коллекторы транзисторов

13 и 14 образуют выход группы 12 параллельно включенных. дискриминаторов, который связан с одним иэ входон элемента ИЛИ 18. Выход элемента или 18 подсоединен к выходу 19 иногопорогового логического элемента.

Клемьы 20 являются входами многойо рогового логического элемента.

Каждая группа 12, содержащая па раллельно включенные однопорогозые 65 дискриминаторы с последовательными значениями порогов, работает следующим образом.

Порог срабатывания однопорогового дискриминатора на транзисторе 13 на единипч меньше порога срабатывания дискриминатора на транзисторе 14.

Пусть в рассматриваемой группе 12 пороги срабатывания дискриминаторов составляют соответственно S н S + 1.

Пусть также рассматриваемая группа

12 параллельно включенных дискриминаторов соединена с резистивным делителем, подключенным к прямому выходу линейного сумматора 1. Если для комбинации двоичных сигналов, поступивших на клеммы 20 линейного сумматора 1, выполняется условие и

) x щ <5 то ток, протекающий

i=Ì

4ерез резистивный делитель, включенный в прямую ветвь линейного сумматора 1, создает в точках 11 и 10 падения напряжения, которые не вызывают срабатывания дискриминатора на транзисторах .13 и 14 с порогами

S и 5 + 1., При этом эмиттерный переход транзистора 14 заперт и ток от положительного полюса 17 источника питания через резистор 16 и коллекторный переход транзистора 14 по ступает через открытый транзистор 13 к отрицательному полюсу 15 источника питания. На выходе рассматриваемой группы 12 присутствует низкий уровень напряжения, соответствующий . логическому нулю. Если выходной набор переменных многопороговогр элеи мента удовлетворяет условию

1 !

М то через резистивный делитель, включеннйй в цепь прямого выхода линейного сумматора, протекает ток, больший тока для комбинации входнык переменных, удовлетворяющий условию

Это приводит к пониже11 нйй потенциалов в точках 10 и 11 резистивиого делителя и срабатыванию дискриминатора с порогом S. Транзистор 13 рассматриваемой группы 12 параллельно включенйых дискриминаторов закрывается, и на ее выходе устанавливается уровень напряжений, соответствующий логической единице..

Если для входного набора многопорогового логического элемента.c0- . ь блюдается условие Dx w.,5+ . тб

t1i потенциал в точке 10 резистивного делителя понижается до величины, достаточной для срабатывания дискриминатора с порогом 5 + 1. При этом эмиттерный переход транзистора 14.

1042183

Сигналы на выходах групп 12 параллельно включенных однопороговых дискриминаторов

Прямой выход линейного сумматора

Инверсный выход линейного сумматора

Значение реализуемой функции

Т

Р

Т.= 4

Т = 3

2 — 1

Т, = 1 Т т = 2 Т

8

7 б

0

О

0

1

1

4

4

0

0

0

1 рассматриваемой группы 12 отпирается и ток, протекающий от положительного полюса 17 источника питания через резистор 16, переключается в цепь резистивного делителя, подключенного к прямому выходу линейного суммато- 5 ра 1. На выходе группы 12 параллельно включенных дискриминаторов с порогами 5 и 5 + 1 устанавливается низкий уровень напряжения, соответствующий логическому нулю. 10

Рассмотрим работу многопоро ового логического элемента на примере элемента, реализующего функцию

f(-; .,,...,..8) = .„0;О..О..

Значения весов входов и порогов . 15 для реализации функции нечетности, полученные по формальному алгоритму синтеза мчогопорогового логиче-, ского элемента, равны w<= 4)2= ...=

= из= 1 т = 1,т2=2, ..., Tg = 8.

Многопороговый логический элемент для реализации заданной переключа.тельной функции должен иметь тот же набор весов входов и> = со = и8 1. Пороги срабатывания диск-. 25 риминаторов, подключенных к резистивному делителю, включенному в прямую ветвь линейного сумматора, равны Т = 1, Т2 = 2, Т3= 3, Т4 — 4 °

Пороги срабатывания дискриминаторов, подключенных к резистивному делителю, включенному в инверсную ветвь сумматора, пересчитываются по формуле (1) и равны T> = 4, 1 I

ТЬ 3,Т 2, Т8 1 °

Ток в цепи прямого (инверсного) выхода линейного сумматора 1 пропорционален числу входных переменных элемента, равных единице (нулю ).

Пусть на клеммы 20 линейного сумматора i подан набор переменных, 40 н удовлетворяющий условию) ) . . 0

1 1

В этом случае все транзисторы 2 закрыты и потенциалы точек 10 и 11 :Ф5 делителя из резисторов 3 равны потенциалу положительного полюса источника 4 питания, Ни один из дискри- минаторов, подключенный к резисторам

3, не срабатывает, и на выходах групп

12 параллельно включенных однопороговых дискриминаторов с порогами Т и Т, Т и Т устанавливается уровень логического нуля.

В цепи коллектора многоэмиттерного транзистора 7 протекает ток, значение которого соответствует восьми переменным, равным нулю. При этом в точках 10 и 11 делителя из резисторов 9 устанавливаются низкие уровни напряжения, приводящие к срабатыванию всех дискриминаторов с порогами Т, Т, Т, Т . На выходах соответствующих групп 12 параллельно включенных дискриминаторов также устанавливаются низкие уровни напряжения, что приводит к появлению сигнала логического нуля на выходе 19 многопорогового логического элемента.

Если на одной из клемм 20 линей ного сумматора 1 присутствует единичное значение входной переменной, а на..остальных нулевые, то в цепи прямого выхода линейного сумматора протекает ток, определяемый одним с! единичным значением входной перемен,ной, в цепи инверсного выхода - ток, пропорциональный смеси значениям нулевых переменных. В этом случае срабатывает дискриминатор с порогом Т

1 подключенный к прямому выходу линейного сумматора, и все дискриминаторы, подключенные к инверсному выходу.

На одном из входов элемента НЛИ 18 появляется сигнал логической единицы, который определяет единичное значение выходной функции многопорогового логического элемента.

Аналогичным образом работает многопороговый элемент и при других комбинациях входных сигналов.

Значения логических сигналов на выходах групп 12 параллельно включенных дискриминаторов, а также значения функции, реализуемой элементом, в зависимости от комбинаций входных сигналов, приведены в таблице.

1,042183

Продолжение таблицы

Значение реал иэ уемой функции

Сигналы на выходах групп 12 параллельно включенных однопороговых дискриминаторов

Инверсный выход линейного сумматора

Т = 4 Т = 2

Т = 3 т = 1

Т, 1 .Т,= 3

Т = 2 Т = 4

0

0,Приведенные изменения в структуре многопорогового логического элемента позволяют расширить его функциональные возможности эа счет увеличения числа реализуемых функций.

Известный многопороговый логический элемент не позволяет реализовать рассмотренную функцию, поскольку к прямому выходу его линейного сумма-,25

Прямой выход ли» нейного сумматора тора должны быть подключены дискриминаторы с порогами срабатывания

Т„ = 1, Т = 3, Т = 5, Т 7, а к инверсной ветви - дискриминаторы с порогами T> = 7, Т+ 5, Т 3, . (T = 1 среди которых имеются поро8

I ги Т > = 7 и Т 2 = 7, превосходящие максимально допускаемые значения для элементов подобного типа.

ВНИИПИ Заказ 7147/57

Тираж 936 Подписное

Филиал ППП "Патент", r.Óìãîðîä, ул. Проектная,4