Вычислительное устройство и запоминающий масштабно- суммирующий блок

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ÄÄSUÄÄ1043670

Зш Х,06 7/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ СР

:4ь

CO

СЬ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ. СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 2988100/18-24 (22) 02.10.80 (46) 23.09.83. Бюл. У 35 (72) В.B. Самокиш и К.И. Заподовников (71) Томский ордена Октябрьской

Революции и ордена Трудового Красного Знамени политехнический институт им. С.И. Кирова (53 ) 681.335 (088.8 ) (56 ) 1. Авторское свйдетельство СССР и 650082, кл. G 06 G 7/24, 1977.

2. Шило В.Л. Линейные интегральные схемы в радиоэлектронной аппара" туре. M., "Советское радио", 1979, рис. 8, 15.

3. Авторское свидетельство СССР по заявке Н 2696346/24, кл. 4 06 G 7/24, 1978,(прототип).

4. Авторское свидетельство СССР

И 387383, кл. G 06 6 7/18, 197 1 (прототип ). (54 ) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО И

ЗАПОМИНАЮЩИЙ МАСШТАБНО-СУММИРУЮЩИЙ

БЛОК (57 ) 1. Вычислительное устройство,, содержащее первый коммутатор, входвыход которого соединен с входом обратимого логарифмического преобразователя, выход которого подключен к входу-выходу второго коммутатора, запоминающий масштабно-суммирующий блок, выход которого подключен к одному из информационных входов-выходов второго коммутатора, другие информационные входы-выходы которого соединены с входами запоминающего масштабно-суммирующего блока, один иэ информационных входов-выходов первого коммутатора является выходом устройства, другие информационные входы-выходы коммутатора являются соответствующими входами устройства, управляющие входы первого и второго коммутаторов соединены с выходом генератора тактовых импульсов, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет работы с сигналами разной полярности, в него введены блок определения знака, блок памяти, блок вычисления знака результирующего сиг нала, формирователь тактовых импуль-. сов режимов суммирования, причем обратимый логарифмический преобра- ф зователь выполнен двухполярным, входвыход второго коммутатора соединен с входом блока- определения знака, выход которого подключен к информационному входу блока вычисления знака результирующего сигнала .и к первому входу формирователя тактовых импульсов режимов суммирования, управляющие йходды которых и управляющий вход блока памяти соединены с выходом генератора тактовых импульсов,выход блока вычисления знака результируюшего сигнала подключен к информационному входу блока памяти, выход которого соединен с вторым входом формирователя тактовых импульсов режимов суммирования, выходы которого подключены к группе .управляющих, входов запоминающего масштабно-суммирующего блока.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что обратимый двухполярный логарифмический пре.образователь содержит операционный

1043670

1О усилитель, неинвертирующий вход которого соединен с шиной нулевого потен. циала, между инвертирующим входом и выходом операционного усилителя подключены соединенные последовательно первый и второй масштабнйе . резисторы„ к инвертирующему входу операционного усилителя подключен анод первого логарифмующего диода, катод которого через третий масштабный резистор соединен с выходом операционного усилителя, который является выходом преобразователя, второй вывод первого масштабного резистора является входом преобразователя, второй логарифмирующий диод, катод и анод которого соединены соответственно с анодом и катодом первого логарифмирующего диода.

3. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок вычисления знака результирующего сиг" нала содержит одноразрядный двоичный счетчик, информационный вход которого подключен к выходу элемента ИЛИ, рз двухпозиционных переключателей и

1п элементов И, установочный вход одноразрядного двоичного счетчика и первые входы двухпозиционных переключателей образуют управляющий вход блока, вторые входы двухпозиционных переключателей подключены к источнику логического "0", первые входы элементов И объединены и являются информационным входом блока, выходы двухпозиционных переключателей соединены с вторыми входаМи соответствую5

Изобретение относится к электрическим вычислительным устройствам с логарифмическим преобразованием сигналов и к устройствам запоминания, хранения и масштабирования сигналов и может быть использовано в аналоговых вычислительных машинах.

Известно вычислительное устройство, содержащее логарифмические преобразователи, антилогарифмический преобразователь, блок вычисления масштабных коэффициентов 51 3 ..

Недостатком устройства является узкий диапазон преобразуемых сигналов щих элементов И, выходы которых под % ключены к входам элемента ИЛИ, выход

Одноразрядного двоичного счетчика является выходом блока.

4. Запоминающий масштабно-суммирующий блок, содержащий операционный усилитель, между инвертирующим входом и выходом которого подключены параллельно соединенные интегри- рующий конденсатор и разрядный ключ, ;tn масштабных резисторов, первые выводы которых соединены с инверстирую- щим входом операционного усилителя, вторые выводы масштабных резисторов и неинвертирующий вход операционного усилителя являются соответствую" щими входами блока, юеинвертирующий вход операционного усилителя через блокирующий ключ соединен с шиной нулевого потенциала, выход операционного усилителя является выходом блока, отличающийся тем, что, с целью расширения области применения за счет. работы с сигналами разной полярности, в него введены (т дополнительных блокирующих ключей, причем первые выводы дополнительных блокирующих ключей соединены со вторыми выводами соответствующих масштабных резисторов, вторые выводы дополнительных блокирующих ключей подключены к шине нулевого потенциала, управляющие входы блокирующего ключа, разрядного ключа и дополнитель ных блокирующих ключей являются группой управляющих входов блока.

Известно устройство запоминания, хранения и масштабирования, содержащее операционный усилитель, интегрирующий конденсатор, масштабные резисторы, ключ 2 .

Однако это устройство невоэможно-. использовать в режиме интегрирования

Наиболее близким к предлагаемому вычислительному устройству является вычислительное устройство, содержащее коммутаторы, обратимый логарифмический преобразователь, запоминающий масштабно-суммирующий блок, генератор тактовых импульсов Г3 ) °

3 10436

Наиболее близким по .техническому решению к запоминающему масштабносуммирующему блоку является запоминающий масштабно-суммирующий блок, содержащий операционный усилитель, интегрирующий конденсатор, разрядный и блокирующий ключи, масштабные резисторы 4 3.

Недостатком устройства является узкая область применения. 10

Целью изобретения является расширение области применения за счет работы с сигналами разной полярности.

С этой целью в вычислительное устройство, содержащее первый коммут татор, вход-выход которого соединен со входом обратимого логарифмического преобразователя, выход которого подключен к входу-выходу второго коммутатора, запоминающий масштабносуммирующий. блок, выход которого подключен к одному из информационных входов-выходов второго коммутатора, другие информационные входы- выходы которого соединены со входами запоминающего масштабно-суммирующего блока, один из информационных входов-выходов первого коммутатора является выходом устройства, другие информационные входы-выходы перво30 го коммутатора являются соответствующими входами устройства, управляющие входы первого и второго коммутаторов соединены с выходом генератора тактовых импульсов, введены блок определения знака, блок памяти, блок вычисления знака результирующего сигна.ла, формирователь тактовых импульсов режимов суммирования, причем обратимый логарифмический преобразователь

40 выполнен двухполярным, вход-выход второго коммутатора соединен со входом блока определения знака, выход которого подключен к информационному входу блока вычисления знака результирующего сигнала и к первому входу

45 формирователя та кто вых и мпул ь сов режимов суммирования, управляющие входы которых и управляющий вход блока памяти соединены с выходом генератора тактовых импульсов, выход блока вычисления знака результирующего сигнала подключен к информационному входу блока памяти, выход которого соединен с вторым входом формирователя тактовых. импульсов режимов суммирования, выходы которого подклю" чены к группе управляющих входов )запоминающего масштабно-суммирующего блока.

70 4

Обратимый двухполярный логарифмический преобразователь содержит операционный усилитель, неинвертирующий вход которого соединен с шиной нулевого потенциала, между инвертирующим входом и выходом операционного усилителя подключены соединенные последовательно первый и второй масштабные резисторы, к инвертирующему входу операционного усилителя подключен анод первого логарифмирующего диода, катод которого через третий масштабный резистор соединен с выходом операционного усилителя, который является выходом преобразователя, второй вывод первого масштабного резистора является входом преобразователя второй логарифмирующий диод, катод и анод которого соединены соответствен» но с анодом и катодом первого логарифмирующего диода. лок вычисления знака результирующего сигнала содержит одноразрядный двоичный счетчик, информационный вход которого подключен к выходу элемента ИЛИ, m двухпозиционных пере.ключателей и гп эелментов И, установочный вход одноразрядного двоичного счетчика и первые входы двухпози.;ционных переключателей образуют ,управляющий вход блока, вторые входы двухпозиционных переключателей подключены к источнику логического "0" первые входы .элементов И объединены и являются информационным входом блока, выходы двухпозиционных переключателей соединены со вторыми вхо- дами соответствующих элементов И, выходы которых подключены ко входам элемента ИЛИ, выход одноразрядного двоичного счетчика является выходом блока.

8 запоминающий масштабно-суммирующий блок, содержащий операционный усилитель, между инвертирующим входом и выходом которого подключены параллельно соединенные интегрирующий конденсатор и разрядный ключ,/Я мас" штабных резисторов, первые выводы которых соединены с инвертирующим входом операционного усилителя, вторые выводы масштабных резисторов и неинвертирующий вход операционного усилителя являются соответствующими входами блока, неинвертирующий вход операционного усилителя через блокирующий ключ соединен с шиной нулевого потенциала, выход опера--. ционного усилителя является выходом

1043

S блока, введены М дополнительных блокирующих ключей, причем первые выводы дополнительных блокирующих ключей соединены со вторыми выводами соответствующих масштабных резисторов, вторые выводы дополнитель- . нык блокирующих ключей подключены к шине нулевого потенциала, управляющие входы блокирующего ключа, разряд" ного ключа и дополнительных блокирую- 10 щих ключей являются группой управляющих входов блока.

На фиг. 1 изображена функциональ ная схема логарифмического вычисли- 15 тельного устройства1 на фиг. 2функциональная схема запоминающего масштабно-суммирующего блока на фиг. 3 — функциональная схема блока. вычисления знака результирующего сигнала, на фиг. 4 — функциональная схема обратимого двухполярного лога", рифмического преобразователя; на фиг. 5 - схема формирователя тактовых импульсов режимов суммирования. 25

Устройство содержит первый ком,мутатор 1, логарифмический преобразователь 2, второй коммутатор 3, :эапоминаоций масштабно-суммирующий блок 4, блок 5 определения знака, 30 блок 6 вычисления знака результирующего сигнала, формирователь 7 тактовых импульсов режимов суммирования, блок 8 памяти, генератор 9 тактовых импульсов, входы 10, ..., 10,..., 35

10 и выход 11 устройства, интегрируюTA щий конденсатор 12, разрядный ключ

13, операционный усилитель 14, масштабные резисторы 15„,..., 15 „ блокирующий ключ 16, дойолнительные 40 блокирующие ключи 17, . 17>, шину 18 нулевого потенциала, входы

19„,..., 19, 19щ+., управляющие входы 20 и выход 21 запоминающего масштабно-суммирующего блока, элемент45

ИЛИ 22, одноразрядный двоичный счетчик 23, двухпозиционные переключатели

24,,,..., 24 „,..., 24, элементы И

° 1ю ° ° ° в

26 сигнала логического "0", первый 50

27 и второй 28 входы блока 29 вычисления знака результирующего сигнала, операционный усилитель 30, первый, второй и третий масштабные резисторы

31 - 33, логарифмирующий диод 34, 55 дополнительный логарифмический диод

35, вход 36 и выход 37 обратимого двухполярного логарифмического пре670 6 обраэователя, шину 38 нулевого потенциала., Формирователь 7 тактовых импульсов режимов суммирования сожержит первый, второй и третий входы 39, 40 и 41, многовходовой элемент И-НЕ 42, двухпозиционные переключатели 43,,...

43 инверторы 44-47, элементы И 4856, выходы 57,..., 57,+„.

Вычислительное устройство работает по логарифмическому алгоритму

Г6 =с п11gog K n;Cog х„, (4)

1ы где Х; - - входные сигналы;

И „ — показатель степени.

При работе устройство моделирует выражение вида

И ° )= Ц х. 1, (2)

j-=1

Входные сигналы через первый коммутатор 1 поочередно, по тактам; задаваемым генератором 9 тактовых импульсов, поступают на логарифмический преобразователь 2. Логарифмы входных сигналов через второй коммутатор

3 поступают на запоминающий масштабно-суммирующий блок 4. Блок 5 определения знака в каждый такт логарифмирования входных сигналов определяет их полярность. Блок 6 вычисления знака результирующего сигнала по выходным сигналам блока 5 определения знака, а также в соответствии с видом реализуемого выражения (.2 ) с учетом знака показателя степени этого сигнала, к концу каждого цикла работы определяет знак результирующего сигнала, информацию о котором запоминает на время следующего цикла блок 8 памяти.

Формирователь 7 тактовых импульсов режимов суммирования в каждый такт логарифмирования какого-либо из входных сигналов в соответствии со знаком показателя степени, с каким этот сигнал входит в выражение (2 ), с полярностью этого сигнала и знаком результирующего сигнала, определенным в предшествующий цикл работы, определяет режим суммирования логарифма входного сигнала в запоминающем масштабно-суммирующем блоке 4, т.е. полярность, с которой он вводится в линейную комбинацию логарифмов входных сигналов.

В rn + 1 такт цикла работы производится операция потенцирования сумЗнак

Режим работы масштабносуммирующего блока

Знак входного сигнала

Знак показателя степерезультата ни

1 0

1 0

0 1

0 1

1Р

Фд

Фиг. 1.

7 1043670,,8 мы логарифмов входных сигналов, знак Формирователь тактовых. импульсов которой сооответствует знаку результа режимов суммирования является логита. ческим автоматом, работа которого

Выходной сигнал запоминающего мас- сведена в таблицу. атабно-суммирующего блока 4 через: > Ilo сравнению с известным предлагавторой коммутатор 3 поступает.на ло" емое логарифмическое вычислительное гврифмический преобразователь 2, ра- устройство обладает HoBbIM качеством ботающий в этом режиме на потенциро- так как оно работает с сигналами ванне. любой полярности, причем достижению

ПЬи этом на выходе первого коммута >0 этого эффекта способствует и технитора-1 формируется результат преобра,ческое решение запоминающего масатвбэования. носумми рующе го блока .

10 3670

1043670

Фи х

ВНИИПИ Заказ 7340/53 Тираж 706

Подписное

Филиал ППП "Патент", r. Ужгород, ул, Проектная, 4