Устройство для автоматической синхронизации с постоянным временем опережения

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

З(51) Н 02 1 3/42

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABT0PCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ)ТИЙ. (21) 3432419/24-07 (22) 22. 03. 82 (46) 07.10.83. Бвл. Р 37 (72) В.А. Бабушкин и М.Я. Каплан (71) Всесоюзный научно-исследовательский и проектно-конструкторский институт электроагрегатов и передвижных электростанций (53) 621.316.729 (088.8) (56) 1. Авторское свидетельство СССР

Р 531230, кл. Н 02 J 3/42, 1974.

2. Авторское. свидетельство СССР

Р 687530, кл. H 02 Х 3/42, 1977.

3 ° Авторское свидетельство OCCP

Р 777772, кл. Н 02 J 3/42, 1979. (54)(57 ) УСТРОЙСТВО ДЛЯ АВТОМАТ ИЧЕС

КОЙ СИНХРОНИЗАЦИИ С ПОСТОЯНН6)М ВРЕМЕНЕМ ОПЕРЕЖЕНИЯ, содержащее формирователи прямоугольных импульсов, подключенные на входы фазового компаратора, выходы которого .подключены к установочным в:содам фазового RS.триггера, две логические схемы И, один вход первой из .которых подключен к прямому выходу фазового RSтриггера, а другой †. к выходу одного из формирователей прямоугольных импульсов и к одному из входов второй логической схемы И, другой .вход которой подсоединен к инверсному выходу фазового RS-триггера„ а выход первой логической схемы подсоединен к .входу прямого счета счетчика иглпульсов,, о т л и ч а ю щ е е с я тем, что, с целью уменьшения времени синхронизации при малых разностях частот, повышения точности формирования сигнала с заданно временем опережения, расширения функциональных возможностей путем формирования сигналов на подгонку частоты с учетом знака разности частот, в него введены частотный компаратор, три управляющих синхронных 3 -триггера, один из которых имеет вход нулевой установки, третья, четвертая и пятая логи„„SU„;, 1046842 A ческие схемы И, две логические схемы анализа содержимого счетчика импуль.сов, две логические схемы ИЛИ, а счетчик импульсов выполнен реверсивным с входом обратного счета, подключенным к выходу второй схемы И, при. — . чем частотный компаратор подключен к выходам формирователей прямоугольных импульсов, входы третьей логической схемы И подключены к прямому вы- ходу фазового RS -триггера, к выходам разрядов счетчика импульсов и выходу первого управляющего синхронного 9триггера, С-вход которого соединен с входом начальной установки счетчика импульсов и с. фазным выходом фаФ зового компаратора, выход противофа- Ео зы которого подключен к С-входам второго и третьего управляющих синхронных 9 -триггеров, входы схем анализа содержимого счетчика импуль- С сов подключены к выходам разрядов счетчика импульсов, а выходы †к, Я

13-входу соответственно второго и третьего управляющих синхронных 9 — триггеров, первые входы четвертой и пятой логических схем И объединены и подключены к прямому выходу частот- 4 ного компаратора, а вторые — соответственно к выходу второго и третьего управляющих синхронных 9 - триггеров, входы первой логической схемы ИЛИ фф подключены соответственно к выходу четвертой схемы И и инверсному выходу частотного компаратора, а входы второй логической схемы ИЛИ соединены соответственно с выходом первой ло-, гической схемы ИЛИ и с выходом пятой,фЬ логической схемы И, выход второй логической схемы ИЛИ подключен к R— входу первого управляющего .синхронного D -триггера, D -вход которого является входом внешнего разрешения на синхронизацию, при этом выход первой логической схемы ИЛИ является выходом для повышения частоты, выход

1046842 пятой логической схемы И вЂ” выходом для понижения частоты, а выход .третьИзобретение относится к электроэнергетике, в частности к автоматической синхронизации. возбужденных генераторов переменного тока.

Известны устройства автоматической синхронизации с постоянным временем опережения, в которых определение времени опережения производится по цифровым принципам при определенной разности частоты и разности фаз f1) и (2 .

Недостатком указанных устройств является низкая точность и надежность при близкой к нулю разности частот синхронизируемых напряжений, т.е. при малых значениях приращений разности частот, так как при этом уменьшается точность вычислений в цифровом решающем блоке, который доЛжен также иметь сложное исполнение. Устройство может формировать сигнал по недопустимой разности частот, однако этот сигнал не указывает знак разности частот.

Наиболее близким к.предлагаемому является устройство для автоматической синхронизации с постоянным временем-опережения, содержащее формирователи прямоугольных. импульсов, подключенные на входы фазового ком- паратора, выходы которого подключены к установочным входам фазового RSтриггера, две логические схемы И, один вход первой из которых подклю.чен к прямому. выходу фазового RSтриггера,, а другой — к выходу одного иэ формирователей прямоугольных импульсов и к одному из входов второй логической схемы И,другой вход которой подсоединен к инверсному выходу фазового RS-триггера, а выход пер.,вой логической схемы подсоединен к входу прямого счета счетчика импульсов (3 1 . ,1

Устройство работает по принципу подсчета и сравнения количества тактовых импульсов эа первую и вторую половину периода биений и имеет вы- . сокую точность при любой величине скольжения в случае ее постоянства на всем интервале периода биений.

Оно не обладает малым временем синхронизации при малых разностях частот, так как требует для вычисления времени опережения полного периода биений, а также способностью формирования сигналов.на подгонку частоты .с учетом знака разности частот. ей логической схемы И - выходом для включения .автомата генератора., 2

Цель изобретения вЂ, уменьшейие, времени синхронизации при малых разностях частот, повышение точности формирования сигнала с заданным временем опережения, расширения функциональных возможностей путем формирования сигнаЛов на подгонку частоты с учетом знака разности частот.

Поставленная цель достигается щ тем, что в известное устройство,,содержащее формирователи прямоугольных импульсов, подключенные на входы. фазового компаратора, выходы которого подключены к установочным входам фазового Р5-триггера, две логические. схемы Н, один вход первой иэ которых подключен к прямому выходу фазового

PS- òðèããåðà, а,другой — к выходу одного иэ форй4рователей прямоугольных импульсов и к одному из входов вто-.

20 рой логической схемы И, другой -вход которой подсоединен к инверсному вы.ходу фазового ÐS-триггера, а выход: первой логической схемы подсоединен к вхоцу прямого счета счетчика импуль25 сов, введены частотный компаратор, три управляющих синхронными D -триггера, один из которых имеет вход ну. — ° левой установки,.третья, четвертая и пятая логические схемы И, две лоЯ0 гические схемы анализа содержимого счетчика импульсов, две логические схемы ИЛИ, а. счетЧик импульсов выполнен реверсивным с входом обратного счета, подключенным к. выходу вто35 рой схемы И, причем -частотный компаратор подключен к выходам формирователей прямоугольных импульсов, входы третьей логической. схемы И подключены к прямому выходу фазово40 го RS -триггера, к выходам разрядов счетчика импульсов и выходу первого управляющего синхронного 2.-триггера, С-вход которого соединен с- входом начальной установки счетчика импульсов и с фаэным выходом фазово-. 45 го компаратора, выход противофазы которого подключен к С-входам второго и третьего управляющих синхронных -триггеров, входы схем анализа содержимого счетчика импульсов подклю50 чены к выходам разрядов счетчика импульсов, а выходы - к Э -входу. соответственно второго и третьего управляющих синхронных 37-триггеров, первые входы четвертой и пятой логичес

55 ких схем И объединены и подключены к прямому выходу частотного компа1046842 ратора, а вторые — соответственно формирователя 1 на вход (+Т ) реверк .выходу второго и третьего управ- сивного счетчика 7 импульсов только ляющих. синхронных 3 -триггеров, вхо- в течение пеРвой половины периода ды первой логйческой схемы ИЛИ под биений Т (при нарастании аЧ от 0 до ключены соответственно к выходу.чет- 180 ). вертбй схемы И и инверсному выходу 5 Схема И 6, управляемая инверсным частотного компаратора, а входы вто- выходом RS -триггера 4, пропускает рой логической схемы ИЛИ соединены прямоугольные импульсы с формироватесоответственно с выходом первой ло- . .ля 1 на вход обратного счета (-Т ) гической схемы ИЛИ и с выходом пятой счетчика 7 импульсов в течение втологической схемы И, выход второй ло- ЕО рой половины периода биений (при гической схемы ИЛЙ подключен к уменьшении а9 от 180 до 0О). . R-входу первого .управляющего синхрон- Один иэ формирователей импульсов

I ного D -триггера, д -вход которого . например 1, используют как источник является входом внешнего разрешения . тактовой частоты для определения на синхронизацию, причем выход пер- 15 времени опережения 4 = п1 где 1

ОП и и вой логической схемЫ ИЛИ является период следования тактовых импульсов, выходом для повышения частоты, выход соответствующий частоте синхронизипятой логической схемы И вЂ” выходом Руемого напряжения, m †. количество для понижения частоты, а выход .треть-, импульсов, необходимое для отсчета

Ей ЛОГИЧЕСКОЙ СХЕМЫ И - ВЫХОДбМ ДЛЯ Щ НужНОГО ton, ДЛЯ ОПРЕДЕЛЕНИЯ ШИРИНЫ включения автомата..генератора. . нервой половины периода биений Т/2

На Фиг.1 дана функциональная .. .= и; где .n — количество тактовых схема устройства; на фиг.2 — диаграм- . импульсов эа половину периода биений.. мы, поясняющие формирование зон ра- Счетчик 7 по входу (+Т ) отсчитыботы устройства; на фиг.3 — диаграм- 25 вает счетные импульсы, поступающие мы, йоясняющие работу элементов уст- чеРез вентиль в первой половине перойства. риода биений, имея, например, нулевое

Устройство содержит формирователи . сходное состояние в момент совпадепрямоугольных импульсов .1 и 2, Фа- ния фаэ U и 0 отсчитывая -таким зовый компаратор 3, Фазовый RS-TpHf образом и тактовых импульсов, колигер 4, первую и вторую логические чество которых соответствует длитель30 схемы И 5 и 6, реверсивный счетчик ности первой половины периода биений

7 г импульсов с входами прямого счета Для формирования сигнала,с заданным (+Т ), обратного счета (-Т ) и началь- временем опережения 1 из отсчитаноп . ной установки (ЕЕУ) и выходами разря- ных за первую половину периода биений дов 8<, Я . .. Qn, частотный компаратор >5 и счетных импульсов необходимо по

8, первый, второй и третий. управляю- входу вычитания (-Т ) счетчика 7 отсщие синхронные 3 - триггеры 9-11, читать (n -т)импульсов, где п =1, /g —on третью, четвертую .и; пятую логические . число импульсов, соответствующее засхемы И. 12 — 14, логические схемы . данному. времени. опережения. Тогда

15 н 16 анализа содержимого счетчика 40 число импульсов n - rn соответствует

7:

:импульсов, а также две логические времени T(2 — 4 „=(n-л )Ф а момент ол и

1 схемы ИЛИ 17 и 18. когда счетчик 7 имеет состояние % во

Формирователи прямоуголь ных им- втором полупериоде биений, свидетельпульсов 1 и 2 обеспечивают преобра- ствует о том, что до момента совпадезование синусоидаль них напряжений 45 ния фаз осталось время 4 m t и- J

on и

U„и- < одноименных фаз, синхронизу- При появлении в счетчике 7 состояемых объектов в прямоугольные им-. ния m которое определяется по пульсы. Сформированные импульсы по- состоянию выходов его разрядов во даются на вход фазового компаратора второй половине периода биений разре3., который по одному выходу выдает . шающим уровнем с прямого выхода Фаэоимпульс в момент совпадения фаз на- вого триггера 4, а при-наличии раз. пряжений О< и U синхронизируемых решающего уровня (логической "1"у объектов, а по другом -.в момент, с инверсного выхода управляющего когда 0г и U . находятся в противофа- триггера. 9 на выходе логической схеэе. Сигналы фазы и противофаэы по- мы 17 формируется сигнал длительностью даются на установочные входи фазово- 55 Ти, который затем расширяется до него.RS-триггера 4, .прямой выход кото« обходимой величины..3 -триггер 9 может рого находится в единичном состоянии изменять свое состояние на разрешаюпри нарастании разности фаз h9 от щее (логическая "1" ) для схемы 17 о

0 до 180, т.е. в течение первой только в момент совпадения фаз имполовины периода биений Т, и в нуле- 60 пульсов с- фазового компаратора 3 о

1 вом при уменьшении аЧ от 180 до О, т.е. вначале периода биений. т.е. в течение второй, половины пе- В случае, если производится подгонриода биений. Схема И 5, управляемая ка частоты, т.е. разность частот аЮ прямым выходом Р5 -триггера 4, про- . находится в области, запрещенной для пускает прямоугольные импульсы с 65 включения на параллельную радисту, 1046842 сигнал на подгонку частоты ФЕ или 4К проходит также через схему 18 на вход триггера 9, устанавливая его в . состояние логического "0" и запре-. щая при этом формирование сигнала на включение схемой 14, В результате сигнал на включение может сформироваться только в том случае, если от начала периода биений до.момента выдачи сигнала с заданным t „ не производилось -регулирование частоты, т.е. если в изтлерение длительностей полупериода биений перед выдачей сигнала с заданным 4 не внесена погрешность от подгонки частоты и 4f находится в заданной зо- 15 не, в которую производится подгонка частоты.

Сигналы на подгонку частоты формируются на выходах 4 Е и 4f .устройства cooòâåòñòâåíío для повышения . тО и для понижения. частоты.

Знак разности 4Ю= „-Х частот синхронизируемых объейтов определяется частотным компаратором 8,. на выходах которого Формируются логические75 уровни, соответствующие знаку йЕ.

Ilo достижении счетчиком 7 заданных границ (0Ä .и I?z )отсчитанных им импульсоь 6и первой половине периода биений определяются две области разности частот Ia f I. (ф„и Iz.f1 > к, т а

r e .к

° 2Е„ .

Я„и (- число тплпульсов, определяющееся длительностями периодов биений, соответствующих границам к; и к заданных областей разностей частот, Вхождение состояний счетчика

7 в заданную область С.ь и 02 опреде-ь40 ляется по состоянию его разрядов схемами 15 и 16. анализа, первая из которых выдает сигнал (логическая

"1" ) при комбинациях состояний разрядов меньших .Р,, а вторая - при ком- .45 бинациях больших 6 . При определенных величинах Р1 и 8g g а также Ilo добранном значейии начальной установки (НУ} счетчика 7 схемы 15 и 16 мо.-. гут представлять собой логические элементы И и И-HE соответственно.

По окончании первого полупериода импульсом противогазы с компаратора

3 в управляющие D--триггеры 10 и 11

% записывается состояние выходов схем

15 и 16. В результате на Выходе трчггера 10 постоянно присутствует. сигнал (логическая "1" ) в случае

Iaf I< k«a na выходе триггера 11 в случа е I.dÅI > к2.

Логическими схемами 12 и 17 по состоянию выходов компаратора 8 и триггера 10 выбирается эона af (k„ и Формируется сигнал ФЕ на увеличенйе частоты.

По состоянию выходов триггера 11 и частотного компаратора логической схемой И 13 выбирается зона л (1 и формируется сигнал Ф на уменьшение частоты..

Таким образом, при помощи элементов, осуществляющих-.формирование сигнала на включение с заданным.Ф ьп, формируются сигналы на подгонку частоты. При этом подгонка осуществляется в зону к1 f . Зоны к „ и и выбираются в соответствии с требованиями ,допустимого момента на валу.генера- . тора и оптимального времени синхронизации, зависимого от темпа подгонки частоты.

Формирование сигнала. на. включение осуществляется только в заданной эоне разностей частот при условии.отсутствия подгонки частоты от-последнего перед сигналом на включение момента совпадения Фаз и в случае отсутствия внешнего запрета на включение, подаваемого уровнем логического

"0" на )-вход триггера 9 (например, по недопустимой разности напряжений ). устройство может выттолняться на готовых функциональных элементах интегральных микросхем.

1046842 иг. /

1046842 с

Рык. ж4

+7 ,ьт. 7

Яами уп. 15

Зыби. ,Ул.!Ю

Яыл 3n. 1Р ,Уьи эл. И

Составитель К. Фотина

Редактор Н. Кеыеля Техред Ж.Кастелевич Корректор ФеРенц

Заказ 7745/52 Тираж б17 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4