Сумматор по модулю три

 

СУММАТОР ПО МО ДУЛЮ ТРИ, CO-J держащий четыре троичных логических элемента, причем шина первого слагаемого сумматора соединена с первым. суммирующим входом первого, первымвычитающим входом второго и первым вычитающим входом третьего троичных логических элементов, вторая шина второго слагаемого сумматора соединена с вторым вычитающим входом второго и с первым и вторым вычитающими входами соответственно первого и третьего троичных логических элементов, выход второго троичного логического элемента соединен с первым и вторым суммирующими входами четвертого троичного логического элемента, первый и второй вычитающие входы которого соединены с выходом третьего троичного логического элемента, выход четвертого троичного логического элемента подключен к выходной лчине суммы сумматора , от личающи йся тем, что, с целью повышения быстродействия путем сокращения числа тактов формирования остатка по модулю три, первая и вторая входные шины гюрвого и второго слагаемых сумматора соединены сО S ответственно с втор вычитающим и (Л вторым суммирующим входами первого троичного логического элемента, выход которого соединен с третьим суммирующим и третьим вычитающим входами четвертого троичного логического элемента, первые суммирующие входы второго и третьего троичных логических элементов соединены с шиной упел м равления сложением сумматора. Ф 4

СОЮЗ СОЭЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (1l) (д) G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ.И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3490480/18-24 (22) 06.09.82 (46) 30.11.83. Бюл. и 44 (72) С.И. Шароватов, В.С. Кочневи Г,И. Стеценко (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

И 441567. кл. G 06 F 7/50э 1974.

2. Авторское овидетельство СССР и 669354, кл. G 06 F 7/50, 1979.

3. Авторское свидетельство СССР

М,734684, кл. G 06 F 7/50, 1980 (прототип). (54)(57) СУИИАТОР ПОИОДУЛЮ ТРИ, со-, держащий четыре траичнйх логических элемента, причем шина первого слагаемого сумматора соединена с первым, l суммирующим входом первого, первым вычитающим входом второго и первым вычитаецим входом третьего троичных логических элементов; вторая шина второго слагаемого сумматора соединена с вторым вычитающим входом второго и с первым и вторым вычитающими входами соответственно первого N третьего троичных логических элементов, выход второго троичного логического элемента соединен с первым и вторым суммирующими входами четвертого троично" го логического элемента, первый и второй вычитающие входы которого соединены с выходом третьего троичного логического элемента, выход четвертого троичного логического элемента подключен к выходной шине суммы сумматора, отличающийся тем, что, с целью повышения быстродействия путем сокращения числа тактов формиро-вания достатка по модулю три, первая и вторая входные шины первого и вто рого слагаемых сумматора соединены со. ©. ответственно с вторым вычитающим и

ЯГ вторым суммирующим входами первого троичного логического элемента, выход которого соединен с третьим суммирующим и третьим вычитающим входами четвертого троичного логического элемента, первые суммирующие входы второго и третьего троичных логических элементов соединены с шиной управления сложением сумматора.

1057941

Изобретение относится к вычислительной технике и может быть использовано при проектировании аппаратных средств автоматического контроля цифровых вычислительных устройств. 5

Известен сумматор по модулю три, выполненный на ферродиодных логических элементах (1) .

Сумматор имеет большие затраты

I оборудования и невысокую надежность. 10

Известен сумматор по модулю три, выполненный на троичных логических, элементах (2) .

Сумматор характеризуется большими затратами оборудования и низким быстродействием.

Наиболее близким к предлагаемому является сумматор по модулю три, со- держащий троичные логические элементы, причем шина первого слагаемого 2р соединена с первым входом первого троичного логического элемента, к второму входу которого подключена шина второго слагаемого, выход первого троичного логического элемента со- 2s единен с первыми входами второго и третьего троичных логических элементов, выходы которых подключены соответственно к первому и второму входам четвертого троичного логического эле- ЗО мента, выход которого подключен к выходной шине сумматора, шина второго слагаемого соединена с третьим входом жрвого троичного логического элемента и вторым входом третьего троичного логического элемента, шина первого слагаемого подключена к четвертому входу первого троичного логического элеиента, к третьему входу третьего троичного логического элемента и второму входу второго троичного логического элемента, третий вход которого подключен к шине второго слагаемого и четвертый вход - к выходу пер; вого троичного логического элемента и четвертому входу третьего 45 троичного логического элемента, выход которого соединен с третьим входом четвертого троичного логического элемента, четвертый вход которого подключен к выходу второго троичного SO логннеского элемента (3j

Известный сумматор по модулю три имеет низкое быстродействие, так как операция суммирования происходит за

55 три фазы тактового питания.

Цель изобретения - повышение быст родействия сумматора путем сокращения числа тактов формирования остатка по модулю.три.

Поставленная цель достигается тем, что в сумматоре по.модулю три, содержащем четыре троичных логических weмента, причем шина первого слагаемого сумматора соединена с первым суммирующим входом первого, первым вычитающим входом второго и первым вычитающим входом третьего троичных логических элементов, вторая шина второго слагаемого сумматора соединена с вторым вычитающим входом второго и с пер" вым и вторым вычитающими входами соответственно первого и третьего троичных логических элементов, выход второго троичного логического элемента соединен с первым и вторым суммирующими входами четвертого троичного логического элемента, первый и вто-рой вычитающие входы которого соединены с выходом третьего троичного логического элемента, выход четвертого троичного логического элемента подключен к выходндй шине суммы сумматора, первая и вторая входные шины первого и второго слагаемых сумматора соединены соответственно с вторым вычитающим и вторым суммирующим входами первого троичного логического элемента, выход которого соединен. с третьим суммирующим и третьим вычитающим входами четвертого троичного логического элемента, первые суммирующие входы второго и третьего троичных логических элементов соединены с шиной управления сложением сумматора.

На фиг. 1 изображена функциональная схема сумматора по модулю три; на фиг.2 - временная диаграмма его работы.

Четырехразрядное.двоичное число находится в разрядах 1-4 информационного регистра (фиг. 1) . На троичных логических элементах 5 и 6 определяются первый и второй остатки от деления двоичных чисел, расположенных соответственно в разрядах 1, 2 и 3, 4 регистра. Элементы 5 и 6 соединены с сумматором по модулю три, состоящем из первой 7 и второй 8 входных шин первого и второго слагаемых сумматора, шины 9 управления сложением, троичных логических элементов 10-13 и выходной шины 14 суммы, на которую поступает остаток от деления по модулю три четырехразрядного двоичного числа.

105794!

Выходы разрядов 1-4 регистра соединены соответственно с первым сум- мирующим и первым вычитающим входами элемента 5,. первым суммирующим и первым вычитающим входами элемента 6. Выход элемента 5 через первую входную шину 7 первого слагаемого соединен с первым суммирующим и вторым вычитающим входами элемента 10, первым вычитающим входом элемента 11 10 и первым вычитающим входом элемента 12. Выход элемента 6 через вторую входную шину 8 второго слагаемого соединен с вторым суммирующим и пер.вым вычитающим входами элемента 10, вторыми вычитающими входами элементов ll и 12, шина 9 управления суммированием соединена с первыми суммирующими входами элементов 11 и 12.

Выход элемента 10 соединен с третьими суммирующим и вычитающим входа" ми элемента 13. Выход элемента 11 . соединен с первым и вторым суммирую щими входами элемента 13., Выход элемента 12 соединен с первым и вторым вычитающими входами элемента 13. Выход элемента 13 является выходной шиной 14 суммы.

Продолжение табл.

Сигнал на выходе элемента

О О

О 0

+1 О О

+1, 31 Q

-1 .0 — +1

О «+ l 1

+1 «+1 *1

0 О О

«+! 0 О

О « О

+! 0 О

+I О

+1 О О

О «+ I О

О « 1 О

О О

0 «+! О

О +1 О

О +1 О

41 +1 О

О О «+!

+! 0 +!

О +! М

+1 «+I +l

В табл. 1 представлена работа троичного логического элемента. 30

Таблица 1

О +1 О

О l О

Сигнал элемента на входе Сигнал на выходе элемента

Суммирующий

Ы .

Вычитающий

I, О О О

+1 О О

40 0 +! О

+1 «+ l 0

О О !

+1 +1

32T1

+! 41 +1

4! «11

X l <1 0

45

+1 О +1

«+1 Й!

О 41 41

+! +!

«+! +!

О, 50 +1 «+! +1

0 О О

« 1 О О

О «1 О

41 0

О О +!

О О

О О +1

О О « !

О О О

+! О О

0-1 О

11 hl О

0 О +!

kl 0 il

О +1

+1 tl !

О О О

:+l О О

О О О

О О О

О 0 О

О О О

О О О

О О О

О О О о о о

+! 0,0

+1 О О

Сигнал элемента на входе

Суммирующий Вычитающий П f T

О О +1 11 О О

Ф 1057941

Продолжение табл. 1

Продолжение табл, 1

Сигнал на выходе . элемента

Сигнал элемента на входе

Сигнал на выходе элемента

Вычитающий

Суммирующий

»»»»»»»

)1 (zJ>

О О !

О О+!

4 l 0

О +! « !!

+! +! +1

« +! +1

О 0 +1

"!

О О

0 О Х! и

О «+!

+1 О О

+! О л!

0 +1 О

+! 11 О

О 0 «+1

+! О +!

<1 0 +1 +1 0 +!.О

О +E

Г

Ч f1 «+!

О О О

О +!

+1 О +!

+l или сигналы с троичного логического элемента, тактовым импульсом 17 третьей фазы первого такта - с элементов !О (сигнал 24), 11 {сигнал 25) и 12 (сигнал 26) . Тактовым импульсом 15 первой фазы второго такта считывается информация с элемента 13 (сигиаг 27).

Работа сумматора по модулю три рассматривается (Фиг. 1 и 2J на наи-! более характерных восьми примерах, представленных в табл. 2, где " 1" в двоичной системе счисления: представляется положительным сигналом в разряде, а "О" - отсутствием сиг45 нала,е разряде. Числа в разрядах l-4 информационного регистра меняются

О +! !

»!

О +1

О +1 +E

+! Î О

О О й1 «+1 О

0 О «+1

«+! 0 +1

0 +1 11

О +1 1

Ф

О +1 +!

0 +1 +!

О +E «+1

«+1 21 1

О . О . О

11 й. l. 0

+1

+-1 О О

О 11 . .Î

«+E +1 +!

+1 +1. О 1 +1

0 О

+<1 О И

О 11 41 1 .Ы +1

О О О

Сигнал элемента на входе

Ф «+! ! +! +1 0

1» а

Сумматор по модулю три работает потактно (фиг. 2), система тактовых импульсов — трехфазная .(сигналы !517), при этом каждый разряд очередного четырехразрядного числа поступает с информационного регистра через три фазы (один такт) передачи информации по элементам схемы. Тактовым импульсом 15 первой фазы первого такта считывается информация с разрядов 1-4 (сигналы 18-21) информационного регистра, тактовым импульсом 16 второй фазы первого такта - с элементов 5

{сигнал 22) и 6 {сигнал 23), с этой же частотой на инну 9 управления сложением поступают тактовые импульсы в. каждом такте последовательно.

В табл. 2 представлены изменения числа в разрядах информационного регистра.

1057941 аблица 2

Номер примера

Выходы разрядов регистра

Входная шина 14 сумматора

Входные шины сумматора

1 2 3 4

7 8

+1R(3): Ol е

"1R(3):!О

0 0

0 0

1 0

0 1

1 1

2 0

3 0

4 0

ОК(3):00

-1К(3):1О

OR(3):00

+lR(.3):01

-1R(3): l0

6 0 1 0

7 1 0 l

Я 0 0 1

Пример 1,(число 0001, где

"1" в разряде 1, ".0" в остальных раз. рядах).

Тактовым импульсом 15 первой фазы первого такта считцвается информация. 18 с разряда 1 регистра и согласно логике работы элемента (табл. 1) положительный сигнал с разряда 1 регистра передается на первый суммирующий вход элемента 5 и записывается в него "+!" (сигнал 22); тактовым импульсом 16 второй фазы первого такта считывается положительный сигнал с элемента 5 (сигнал 22) и через шину 7 передается на первый суммирующий вход элемента 10 и первый- вычитающий вход элемента 12 и записывается в них соответственно "+!"и "-1" (сигналы 24 и 26), а положительный сигнал (или тактовый импульс), поступающий через шину 9, передается на первые суммирующие входы элементов 1 l и 12 и записывается в них "+1" (сигналы 25 и 26) тактовым импульсом !7 третьей фазы первого такта считывается положитель- ный сигнал с элемента 11 (сигнал 25), который не производит запись информации элемента 13, также считывается положительный сигнал с элемента 1О (он гнак 24), который передается на третий суммирующий вход элемента 13 и ааписывается в него "+1" (сигнал 27!.

Тактовым импульсом 15 первой фазы второго такта считывается положитель0: 0 +l +1R(3): 01 ный сигнал ("+1") с элемента 13 (сиг.- ,нал 27) „который поступает на шину 14

,сумматора, образуя остаток от деления по модулю три соответствующий ко ду "0 1".

Пример (2 число 0010), Тактовым импульсом 15 первой фазы второго такта считывается информа" ция 19 с разряда 2 регистра и согласно логике работы элемента (табл. 1), положительный сигнал с разряда 2 регистра передается на первый вычитаю.щий вход элемента 5 и записывается в ! него ""!" (сигнал 22); тактовым им40 пульсом lб второй фазы второго такта считывается отрицательный сигнал с элемента 5 (сигнал 22) и через шину 7 передается на второй вычитающий вход элемента 10 и на первый вы4> читающий вход элемента 11 и записывается в них "-1" (сигналы 24, 25), а положительный сигнал (мли тактовый импульс), поступающий через шину 9, передается на первые суммирующие входы элементов 11 и 12 и записывается в них "+1" (сигналы 25 и 26), тактовым импульсом 17 третьей фазы вто" рого такта считывается отрицательный сигнал с элемента 10 (сигнал 24), который передается на третий вычитающий вход элемента 13 и записывается

-в него "-l" {сигнал 27), а также счи" тывается положительный сигнал с элемента 12 (сигнал 26), который не про105794 изводит запись информации в элемент 13.

Тактовым импульсом 15 первой фазы третьего такта считывается отрицательный сигнал f ""--1") с элемента 13 (сигнал 27), который поступает на шину 14 сумматора, образуя остаток от деления по модулю три числа 0010, соответствУющим кодУ "10на

Пример 3.(число 0110) . . 1о

Тактовым импульсом 15 первой фазы третьего такта считывается информа" ция 19 и 20 с разрядов 2 и 3 регистра и согласно логике работы элемента (табл. 1) положительные сигналы. с раз- 5 рядов 2 и 3 регистра передаются соответственно на первый вычитающий вход элемента, 5 и первый суммирующий вход элемента 6 и записываются в них соответственно "-1" {сигнал 22 и "+1", 2О тактовым импульсом 16 второй фазы третьего такта считывается отрицательный сигнал с элемента 5 (сигнал 22) и через шину 7 передается на второй вычитающий вход элемента 10 и на пер" 25 вый вычитающий вход элемента 11 и записывается в них "-1" 1 сигналы 24 и 25), также считывается положительный сигнал с элемента 6 (сигнал 23) и через шину 8 передается на второй суммирующий вход элемента 10 и второй вычитающий вход элемента 12 и записывается в них соответственно +I (сигнал 24) и "-1" (сигнал 26), а также положительный сигнал (или тактовый импульс), паступающии через шину 9, передается на первые суммирую1 10 щие входы. элементов 11 и 12 и запиСыааетсл е ннх "+1н (сигналы 2э и 26); тактовым импульсом третьей фазы третьего такта с элементов 10-12 считываетсл "0" (сигналы 24-26), сигнал отсутствует.

Тактовым импульсом первой фвзы четвертого такта с элемента 13 счи тывается "0" (сигнал 27), который яв" ляется остатком отделения по модулю ,три числа 0110, соответствующим ко" дУ "00ны дналогично, в соответствии со схемой (фиг. 1) и временной диаграммой (фиг. 2) происходит выполнение последующих примеров, -приведенных .в табл.2.

Использование сумматора по модулю три обеспечивает по сравнению с прототипом повышение быстродействия сумматора в полтора раза, так как первый и второй остатки по модулю три четырехразрядного двоичного числа поступают на входные шины первого и второго слагаемых сумматора во время действия тактового импульса второй фазы, а на выходной шике суммы сумматора появляется остаток от деления четырехразрядного двоичного числа во время действия тактового импульса первой фазы следующего такта, таким образом за два периода следования тактовых импульсов Формируется остаток от деления четырехразрядного двоичного числа по модулю три (в прототипе для формирования такого же остатка необходимо три периода следования тактовых импульсов .

1057941

Составитель Г. Жуков

Редактор С. Юско Техред С.Легеза Корректор И. Эрдейи

Заказ 94У/51 Тираж 706 Подписное

ВНИИИИ Государственного комитета СССР по делам изобретений и открытий

113035 Иосква Ж-3 Раушская наб, 8. 4/5 филиал Г1ПП "Патент", г. Ужгород, ул. Проектная, 4