Интегратор

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ1УБЛИ К (19> SU GU

7964 А

z(sg 6 06 G 7/186 ««.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Па ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫтий (21) 3494093/18-24 (22) 24.09.82 (46) 30.11.83. Бюл. и 44 (72) B.A. данилов и В.M. дровнин (53) 681 ° 335(088. 8) (56) 1 ° патент США У 3845398, кл. G, 06 6 7/ l8, опублик. 1974.

2. Авторское свидетельство СССР

Ф 922786, кл. G 06 G 7/186, 1982 (прототип). (54).(57) ИНТЕГРАТОР, содержащий операционный усилитель, выход которого является вЫходом интегратора, инте-. грирующий конденсатор, регистр, разрядные выходы которого подключены к цифровому входу умножающего цифроаналогового: преобразователя, ключи . и одновибратор, о т л и ч а ю щ и йс я тем, что, с целью расширения диапазона изменвния постоянной вре мени интегрирования без изменения масштаба передаточной функции и повышения помехоустойчивости интегратора, в него введены согласующий усилитель и масштабные резисторы, причем вход одновибратора подключен к входу запуска интегратора, соединенному с входом разрешения записи регистра, информационные входы которого являются входами записи кода длительности интегрирования интегратора, выход операционного усилителя подключен к . аналоговому входу умножающего цифроаналогового преобразователя, выход которого через согласующий усилитель подключен к одной из обкладок инте-. грирующего конденсатора, другая обкладка которого соединена с входами первого и второго ключей, выход пер вого ключа подключен к входу третьего ключа и через четвертый ключ = к входу операционного усилителя, выходы второго и третьего ключей соединены с шиной нулевого потенциала, управляющие входы ключей попарно гкщ-. ключены к прямому и инверсному выходам одновибратора, вход операционно" го усилителя через йервый масштабный резистор соединен с входом интегратора, а через второй масштабный резистор - с выходом операционного. усилителя.

57964 1

1 .10

Изобретение относится к аналоговой вычислительной технике и может быть применено в аналоговых вычислительных устройствах, системах связи, а также для формирования функционалов управления в программируемом синтезе речи.

Известны интеграторы, построенные на базе операционных усилителей постоянного тока, Характер функции,пре" образователя и ее масштаб. определяют-.. ся параметрами входных элементов и элементов обратной связи операционного усилителя. При необходимости оперативного (в процессе работы) изменения параметров функции (например, постоян. ной времени интегрирования и дифференцирования) и масштаба используются дополнительные элементы, коммутируемые с помощью ключей 1 ). . Наиболее близким по технической сущности к предлагаемому является ин" тегратор,.содержащий операционный усилитель с конденсатором в цепи обратной связи, компаратор, подключенный к выходу операционного усилителя, ключи,. реверсивный счетчик, дополни". тельный реверсивный счетчик, входы . приема кода которых являются управляющим входом интегратора, выход основного счетчика подключен к управляющему входу цифроуправляемого сопротивления, включенного на входе one рационного усилителя 2 ).

В известном интеграторе при необходимости оперативного изменения постоянной времени интегрирования неизбежно присутствует помеха, связанная с переэарядом конденсатора, являющегося реактивным элементом.

Цель изобретения - расширение ди" апазона изменения постоянной времени интегрирования без изменения масштаба передаточной функции и повышение помехоустойчивости интегратора.

Поставленная цель достигается тем, что в интегратор, содержащий операционный усилитель, выход которого является выходом интегратора, интегрирующий конденсатор, регистр, разрядные выходы которого подключены к,цифровому входу умножающего цифроаналогового преобразователя, ключи и одновибратор., введены согласующий усилитель и масштабные резисторы, причем вход одновибратора подключен к входу запуска интегратора, соединенному с входом разрешения записи регистра, информационные входы которого являются входами записи кода дли тельности интегрирования интегратора, выход операционного усилителя подключен к аналоговому входу умножающего цифроаналогового преобразователя, выход которого через согласующий усилитель подключен к одной иэ обкладок интегрирующего конденсатора, другая обкладка которого соединена

l0 с входами первого и второго ключей, выход первого ключа подключен к входу третьего ключа и через четвертый .ключ - к входу операционного усилителя, выходы второго и третьего ключей

15 соединены с шиной нулевого потенциала, управляющие входы ключей "попарно подключены к прямому и инверсному выходам одновибратора, вход операционного усилителя через первый

20 масштабный резистор соединен с входоы интегратора, а через второй масштабный резистор - с выходом операционного усилителя.

На фиг. 1 представлена схема пред2s лагаемого интегратора; на фиг. 2 временные диаграммы его работы.

Интегратор содержит операционный усилитель 1, усилитель 2 напряжения с регулируемым коэффициентом переда3О чи, состоящий из регистра 3, умножающего цифроаналогового преобразователя 4 (ЦАР) и согласующего усилителя 5 первый ключ 6, второй ключ 7, четвертый ключ 8, третий ключ 9, одновибратор. 10, интегрирующий конденса"

35 тор 11, первый и второй масштабные резисторы 12 и 13, балластный резистор 14. На входы регистра 3 подается код длительности интегрирования К .

Интегратор работает следующим образом.

Диапазон изменения значения длителъностей интегратора зависит от количества разрядов .цифроаналогового

4> преобразователя и лежит в пределах от 0 до 2 "1 значений, где n - -число разрядов преобразователя. Из теории построения аналоговых решающих усилителей известно, что, постоянная времени интегрирования интегратора определяется выражением

С I(iR12 С 3 (1) где К - коэффициент передачи операционного усилителя без обратной связи; так как Т f(K) имеет линейную 5 зависимость от К, существует возможность регулировать величину линейно путем изменения коэффициента переда- чи операционного усилителя. ключи 6 и 8 закрыты, а ключи 7 и 9 открыты, чем и создается цепь затукл. каскада кл.9 откр 12

1Р +й

R кл. откр 12

{Т) кл. закр где В„л т ри ккл.3a«p - сопротивления открытого и закрытого ключа.

Так как ккл. упкр R ° откр. то К л к,„с„,.о,имеет значение близкое к нулю, что снижает уровень помехи на входе операционного усилителя до величины, являющейся ниже порога чувствительности усилителя. Временные диаграммы работы и процессов, про текающих в отдельных точках интегратора, приведены на фиг. 2.

Пример. На вход усилителя по(4) дано Us 1, а на регистр 3 записан код длительности К, = 00000 (для примера

ЦАП имеет и 5), что соответствует

Кца„ 0 и „= f (K 00000) в!и.

С приходом импульса записи 0 „ ког" да длительности по положительному запуск одновибратора 10, что приводит к закрыванию ключей 6 и 8 и открыванию ключей 7. и 9. При этом конденсатор 11 одним выводом. подключается к общей шине через малое сопротивление .открытого ключа 7. Йикаких переходных процессов, связанных с перезарядом конденсатора в этом момент не происходит, поскольку потенциал инвертирующего входа усилителя бесконечно близок к нулю.

Сопротивлениями закрытых ключей 6 и 8, резистором R и сопротивлением открытого ключа 9 образуется гасящая цепь с коэффициентом затухания, соответствующим формуле (7). По отрицательному фронту 0 „ производится запись нового кода длительности (в нашем примере Кд = 11111), при этом К„ „и меняется с К,,„„ = 0 на

К @а„= 1. На обкладку конденсатора 11 в этот момент подается выходное напряжение усилителя 1 ОВы„ с уровнем (t 1

"л = "Вык "coгл "цап="Вы ксогл <8)

Это вызывает заряд конденсатора через малое выходное сопротивление согласующего усилителя и сопротивле3 1057964 4

Для данного интегратора

K Ксогл цап "12 C +" 12 C r(2) где К,- коэффициент передачи усили-, хания с коэффициентом передачи м теля 1, определяемый как

К (3)

r 11

К - коэффициент передачи согласогл сущего усилителя;

К,„п- коэффициент передачи ЦАПа, лежащий в пределах от 0 до 1 10 и изменяющийся с шагом

ri "Цел - 21 где n - число разрядов ЦАП;

1 12 1 13 сопротga HgR Реэисто 15 ров 12 и 13.

Следовательно, с изменением Кцо п постоянная времени интегрирования будет изменяться в диапазоне от „„;и = 812 С, когда Кцап= О до 2о

"птах Км. Ксогл 12 " +

+ R12. С, пРи Кцап= 1. (5)

Шаг изменения составляет

- Г . Я K R ф", (6) 25

"moIx пт1п 12 м согл

2п-1 где С - емкость конденсатора 11.

Такой способ регулировки постоянной времени интегратора ведет к упрощению технической реализации решающего усилителя, Жразованного усилителем 1 и резисторами 12-14, что осо- . фронту этого импульса производится бенно важно при необходимости иметь .широкий диапазон значений постоянной интегрирования, при этом выигрыш в оборудовании и Управлении увеличивается с увеличением числа разрядов

ЦАП .

С целью устранения помех, возникающих в результате перезаряда интегрирующего конденсатора при смене кодовой комбинации в- ЦАПе (при смене кода длительности интегрирования), ключи 6 и 8 подключаются в режиме интегрирования и отключают в момент установки кода длительности интегри- 45 рования обкладки интегрирующего конденсатора 11 от инвертирующего входа усилителя 1 и тем самым замыкающие и раэмыкающие отрицательную обратную связь, ключ 7 в открытом состоянии (в момент установки кода длительности интегрирования) обеспечивает быструю перезарядку конденсатора, ключ 9 в том же режиме совместно с закрытым ключом 6 образует делитель с большим 55 затуханием.

Таким образом, в момент установки .-;кода длительности интегрирования

1057964 6 ние открытого ключа 7. Время переза- С приходом Ufp(3 начинается ряда описывается выражением интегРиРование фронта U 3 с поперез ря 11 клЛшкр+ "вьисогл) С (9) стоянной времени равной с = (К = и является временем установки кода 10000).

А длительности интегратора. Оно определяет необходимую длительность импуль- Таким образом, предлагаемый интеса установки интегратора, вырабаты- гратор позволяет получить широкий ваемого одновибратором 10, Помеха, диапазон изменения постоянной времевызванная перезарядом конденсатора 11 ни интегрирования, при этом коэффиципри смене комбинации кода. длительнос- 10 ент передачи и чисЛо разрядов цифроти и возникающая на сопротивлении аналогового преобразователя опредеоткрытого ключа 7 (точка Б) от тока ляют диапазон и шаг дискретизации перезаряда конденсатора, полностью изменяемого параметра, Использование гасится ключевым каскадом. управляемого ключевого каскада позвоС завершением перезаряда конден- 15 ляет устранить помеху, возникающую сатора интегратор готов к работе, в моменты изменения постоянной времеи при поступлении нового уровня U > ни интегрирования. Данный метод управ происходит интегрирование фронта с ления обеспечивает высокую помехоуспостоянной времени ig =f(К=11111),При тойчивость в работе и малые габариты смене кода длительности в регистре с 2о устройства, что особенно важно при не

К = lllll на К = 10000 происходит пере- обходимости иметь широкий диапазон заряд конденсатора до уровня перестройки постоянной времени интегрирования и высокую точность на. 4 (0 стройки, определяемую параметрами оьЫк Соек В 1 -р о"Вык Kcora 25 цйде.

l057964

Соф феи (Рог. 2

Составитель С. Белан

Редактор С. Юско Техред Т.Фанта Корректор Г. Решетник

Заказ 9465/52

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Уу (nupt

)fO О пере

;ур. С

Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5