Интегратор

 

ОП ИСАКИЕ

ИЗОБРЕТЕКИЯ

Союз Советскнх

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (63) Дополнительное к авт. саид-ву (22) Заявлено 10. 0б. 81 (21) 3295982/18-24 (34) М. Ки.э с присоединением заявки №

G Об G 7/186

Государственный комнтет

СССР яо делам нзобретеннй н открытнй (23) Приоритет

Опубликовано 301182. Бюллетень ¹ 44 (%3} УДК б81. 335 (088. 8) Дата опубликования описания 30. 11. 82 (72) Авторы изобретения

В.С.Бойко и В.П.Гаращук (71) Заявитель (54) ИНТЕГрдТОр

Изобретение относится к автоматике и вычислительной технике и может быть использовано в автоматических регуляторах, моделирующих устройствах °

Известен интегратор с большой постоянной времени интегрирования, содержащий операционный усилитель, накопительный электролитический конденсатор, резисторы,.опорный источник, стабилитрон 1).

Недостаток этого интегратора состоит в том, что электролитический конденсатор не обеспечивает стабильности постоянной времени в диапазоне температур и во времени.

Наиболее близок по технической сущности к предлагаемому интегратор, содержащий операционный усилитель (ОУ), накопительный конденсатор, включенный между инвертирующим входом и выходом ОУ, соединенные последовательно ключ и масштабный резистор, включенные между инвертирующим входом ОУ и шиной нулевого потенциала,. и цепочка из последовательно включенных второго масштабного резистора и второго ключа, включенная между ОУ и источником входного сигнала (2 ).

Недостаток известного интегратора — небольшая, точностьиз-эа нарушения балансировки ОУ при переклю5

Цель изобретения — повышение точности интегрирования.

Поставленная цель достигается тем, что интегратор, содержащий операционный усилитель, инвертирующий вход которого через последовательно соединенные первый и второй мас-. штабные резисторы и первый ключ соединен с шиной нулевого потенциала и через интегрирующий конденсатор подключен к выходу операционного усилителя, являющемуся выходом интегратора, а неинвертирующий вход операционного усилителя соединен с первым выводом третьего масштабного резистора, и второй ключ, один из выводов которого является входом интегратора, содержит четвертый и пятый масштабные резисторы, причем другой вывод второго ключа через четвертый масштабный резистор, подключен к общему выводу первого и второго масштабных резисторов, соединенному через пятый масштабный резистор с шиной нулевого потенциала, 978162 (5) T = T "" — 2 = КТ и и и( (3)

65 подключенной к второму выводу третьего масштабного резистора.

На фиг.l приведена электрическая принципиальная схема интегратора на фиг.2 - временные диаграммы работы ключей интегратора на фиг.3 и 5

4 — временные диаграммы работы ин;тегратора.

Интегратор (фиг.l) содержит операционный усилитель 1, накопительный конденсатор 2, реэистивный де- )О ( литель на масштабных резисторах 3 и 4, масштабный резистор 5, масштабный резистор б, первый ключ 7, источник 8 сигнала, второй ключ 9, масштабный резистор 10. 15

Принцип работы интегратора поясняется диаграммами (фиг.3);11 (сигнал источника 0з„), 12(изменение выходного сигнала йри постоянно замкнутом ключе 7), 13 (изменение выход- 20 ного сигнала интегратора).

Устройство работает следующим образом.

Увеличение постоянной времени интегрирования происходит благодаря импульсному подключению источника 8 сигнала с помощью ключа 7 к интегратору с частотой

1 = t+t

30 где t„ eM e K HH l(Jllo e 7 время замыкания ключа 9.

Ключ 9 подключает резистор 10, сопротивление которого равно сопроти-35 влению резистора 3, к шине нулевого потенциала в течение времени t для поддержания балансировки интегратора.

3а пернод t„= t + 2 в течение вре 40

1 мени t источник 8 сигнала подклю- .

1 чен к интегратору и происходит изменение напряжения на выходе с постоянной времени интегрирования интегратора T„, а затем в течение времени t< напряжение на выходе удерживается постоянным, так как ключ 7 разомкнут.

За время t, равное n(t +t ), на выходе интегратора интегрйруется на пряжение 50 в ttt (1) алых т„ то же время для ()зь,„ справедливо55 следующее выражение: ц . ц д зых т т (2) п и где Tä - действующая постоянная времени интегрирования интегратора.

Из (1) и (2) находим т.е. получаем увеличение постоянной времени интегрирования интегратора в К раз, где Е

+t 1 (4)

f ° 1

sa

1 +1

Увеличение постоянной времени интегратора, например с 1 до 100 с по известной схеме с применением точных, стабильных конденсаторов К77-1, требует увеличения емкости конденсатора в 100 раз (так как увеличение сопротивления резисторов невозмож но из-за влияния токов утечки изоляции) и массы электрорадиоэлементов с 15 до 400 r.

При реализации указанного требования по предлагаемой схеме множитель

К выбирается равным 100, при этом масса электрорадиоэлементов увеличивается с 15 до 30 r.

Мгновенное напряжение на выходе предлагаемого интегратора по диаграмме 13 на фиг.З отличает "я от напряжения на диаграмме фнг.4, соответствующей интегрированию с постоянной Т„, на величину абсолютной

Погрешности а, причем в момент замыкания ключа 7 эта погрешность равна нулю, а в момент размыкания ключа

7 она максимальная и составляет

U att Uax t ()) () т K что поясняется фиг. 4. Из (4) и (6) получаем

UA 1

Amex- T„Kf(l- «K) т.е. максимальная погрешность обратно пропорциональна множителю постоянной времени интегрирования К и частоте подключения сигнала f„

Например, для ПЗ„= 10 В, T„= 1с, К = 100, f 100 Гц а,с,„ составляет

1 мВ, что при напряжениях на выходе интегратора более 100 мВ составляет менее 1%, Из формулы (3) видно, что peryts+te лируя отношение, можно управС1 лять постоянной времени интегрирования предлагаемого устройства в широком диапазоне.

Технико-экономический эффект от применения предлагаемого устройства заключается в увеличении постоянной времени интегрирования, оперативном управлении величиной постоянной времени и повышении точности интегрирования.

Формула изобретения

Интегратор, содержащий операционный усилитель, инвертирующий вход

978162 фиг t

К1 которого через последовательно соединенные первый и второй масштабные резисторы и первый ключ соединен с шиной нулевого потенциала и через интегрирующий конденсатор подключен к выходу операционного усилителя, являющемуся выходом интегратора, а неинвертирующий вход операционного усилителя соединен с первым выводом третьего масштабного резистора, и второй ключ, один иэ выводов которого является входом интегратора, отличающийся тем, что, с целью повышения точности интегри. рования, он содержит четвертый и пятый масштабные резисторы, причем другой вывод второго ключа через четвертый масштабный резистор подключен к общему выводу первого и второго масштабных резисторов, соединенному через пятый масштабный реэистор с шиной нулевого потенциала, подключенной к второму выводу третьего масштабного резистора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 541180, кл. G 06 G 7/186, 1976.

2. Авторское свидетельство СССР по заявке 9 3271905/18-24, кл. G 06 G 7/186, 03.04.81 (прототип).

978162

Составитель С.Белак

Техред С Мигунова Корректор Г.Огар

Редактор И.Ковальчук

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Заказ 9220/65 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,. Ж-35, Рауюская наб., д. 4/5