Цифровой демодулятор частотно-манипулированных сигналов

 

ЦИФРОВОЙ ДЕМОДУЛЯТОР ЧАСТОТНО-МАНИПУЛИРОВАННЫХ СИГНАЛОВ, содержащий реааающйй блок, последовательно соединенные полосовой фильтр, ограничитель и-формирова тель упра вляквдих импульсов, генератор опорных импульсов, выход которого подключен к первс |у входу первого делителя частоты, выходи которого соединены с входами первого дешифратсфа и блока определения рабочей полосы частот, о т ли чающийся тем, что, с целью повыаения точности демодуляции, вве . дены анализатор амплитудьГ элемент .И, два элеме11та задержки, два блока управления, два элемента ИЛИ, два реверсивных бчетчика, второй и третий д 1тфраторы, два триггера, формирователь допусковых интервалов, блок сравнения и второй делитель частоты, первий вход и выход которого соединены соответственно с выходом генератора опорных импульсов и с первым входом блока сравнения, которого подключены к входам первого блока управления, выходы которого соединены с ВТОЕЛЛМИ третьим входами второго делителя частбты, четвертый вход которого соединен с выходом первого триггера и с первым входом реиающего блока, второй и третий входы которого соединены соответственно с выходом второго де{Лителя частоты и с выходом второго Триггера, который соединен с первым входом формирователя допускових интервалов, первый выход которого подключен к второму входу блока сравнения , третий вход которого соединен с вторыг выходом формирователя допусковых интервалов и с первым входом первого триггера, второй вход которого соединен с выходом анализатора амплитуды, к входу которого подключен в,ыход полосового фильтра, и с первым входом элемента И, второй и третий входы которого соединены соответственно с первым выходом блока определения рабочей полосы частот и с выходом формирователя управляю . щих импульсов, который соединен с входом первого элемента задержки, вы -ffi ход которого подключен к второму (Л входу первого делителя частоты, при этом второй выход блокаопределения рабочей полосы частот подключен к пер вым входам первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с первыми выходами второго и третьего дешифраторов , входы которых соединены соответственно с выходами первого и втоiporo реверсивных счетчиков, первые сд :входы которых соединены соответственно с выходами первого и второго эо элементов ИЛИ, а выход элемента И о подключен к вторым входам первого и второго реверсивных счетчиков, 00 к третьим входам которых подключесо ны выходы второго блока управления, и к входу второго элемента задержки , выход которого подключен к соответствующим входам второго и третьего дешифраторов, вторые выходы которых подключены к входам второго триггера, причем выходы первого дешифратора соединены с входами второго блока управления, третий выход второго дешифратора подключен к второму входу формирователя допусковых интервалов.

(19) (11) СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК.. 3(51) Н 04 I. 27/14

ОПИСАНИЕ ИЗОБРЕТЕН1

К АВТОРСКОМУ СОИДЕ П=ЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3491448/18-09 (22) 06.09..82 (46) 30.11.83. Бюл.Р44 (72)- В.Ь. Романов (53) 621.:376.3(088.8) .(56) 1. Патент Франции 9 22бб982, кл Н 03 К 9/06, 1975.

2. Авторское свидетельство СССР М 545091, кл. H 04 Ь 27/10, 1974 (прототип).. (54)(57) ЦИФРОВОЙ ДЕМОДУЛЯТОР ЧАС. ТОТНО-МАНИПУЛИРОВАННЫХ СИГНАЛОВ, содержащий реаиющий блок, последовательно аоединениые полосовой фильтр, ограничитель и формирователь управляющих импульсов, генератор опорных импульсов, выход которого подключен к первому входу первого делителя частоты, выходы которого соединены с входами первого дешифратора и блока определения рабочей полосы частот, о т л ич а ю шийся тем, что, с целью повьааения точности демодуляции, введены анализатор амплитуды, элемент, И, два элемента задержки, два блока управления, два элемента ИЛИ, два реверсивных счетчика, второй и тре- тий дешифраторы, два триггера, формирователь допусковых интервалов, блок сравнения и второй делитель частоты, первый вход и выход которого соединены соответственно с выходом генератора опорных импульсов и с первым входом блока сравнения, вМходы которого подключены к входам первого блока управления, выходы которого соединены с вторыми третьим входами второго делителя частбты, четвертый вход которого соединен с выходом первого триггера и с первым входом реыающего блока, второй и третий входы которого соединены соответственно с выходом второго де лителя частоты и с выходом второго триггера, который соединен с первым входом формирователя допускових. интервалов, первый выход которого подключен к второму входу блока сравнения, третий вход которого соединен с вторым выходом формирователя допусковых интервалов и с первым входом первого триггера, нторой вход которого соединен с выходом анализатора амплитуды, к входу которого пОдключен выход полосового фильтра, и с первым входом элемента И, второй и третий входы которого соединены соответстненнО с первым выходом блока определения рабочей полосы частот и с выходом формирователя управляю.щих импульсов, который соединен с входом первого элемента задержки, ниход которого подключен к нторому входу первого делителя частоты, при этом второй ниход блока определения рабочей полосы частот подключен к первым входам первого и второго элеменТоВ ИЛИ, вторые входы которых соединены соответственно с первыми выходами второго и третьего деыифрато.ров, входы которых соединены соответственно с выходами первого и нто1рого реверсивних счетчиков, первые .:входы которых соединены соответст,венно с выходами первого и второго

1 элементов ИЛИ, а выход элемента И подключен к вторым входам первого и второго реверсинных счетчиков, к третьим входам которых подключены выходы второго блока управления, и к входу второго элемента задержки, выход которого подключен к соответствующим входам второго и третьего дешифраторов, вторые выходы которых подключены к входам второго триггера, причем выходы первого дешифратора соединены r входами второго блока управления, третий выход второго дешифратора подключен к второму входу формирователя допусконых интерналов.

10 >8083

Изобретение относится к технике связи и может использоваться для приема дискретной информации в устройствах телеуправления, телеконтроля и системах. передачи кодированных сообщений.

Известен демодулятор волн, модулированных,по частоте, для систем передачи двоичной информации, содержащий полоссвой фильтр, амплитуд ный ограничитель, формирователь импульсов, генератор стабильных импульсов, пороговое устройство, счет чик, запоминающее устройство и цифроаналЬговый преобразователь (11 .

Однако устройство не обладает вы сокой помехоустойчивостью, так как при обработке сигнала в цифроаналоговом преобразователе не определяется какой полосе частот принадле>кит обрабатываемый сигнал.

Наиболее близким по технической сущности к предлагаемому является цифровой демодулятор частотно-мани-. пулированных сигналов, содержащий решающий блок, последовательно соединенные полосовой фильтр, ограничитель и формирователь управляющих импульсов, генератор опорных импульсов, выход которого подключен к первому входу первого делителя частоты, выходы которого соединены с входами первого дешифратора и блока определения рабочей полосы частот $2(.

Недостаток известного демодуля- тора — низкая точность демодуляции.

Цель изобретения — повькаение точ ности демодуляции.

Для достижения поставленной цели в цифровой демодулятор частотноманипулированных сигналов, содержащий решающий блок, последовательно соединенные полосовой фильтр, ограничитель и формирователь управляющих импульсов, генератор. опорных импульсов, выход котoporo подключен к первому входу первого дели теля частоты, выходы которого соединены с входами первого-дешифратора и блока определения рабочей полосы частот, введены анализатор амплитуды, элемент И, два элемента задер><ки, два блока управления, два элемента ИЛИ, два реверсивных счетчика, второй и третий дешифра торы, два триггера, формирователь допусковых интервалов, блок сравне-. ния и второй делитель частоты, первый вход и выход которого соединены соответственно с выходом генератора опорных импульсов и с первым входом блока сравнения, выходы которого под ключены к входам первого блока управления, выходы которого соединены с вторым и третьигл входами второго делителя частоты, четвертый вход которого соедин >н с выходом первого

-60

65 делитель 5 частоты, первый дешифратор 6, блок 7 определения рабочей полосы частот, анализатор 8 амплитуды, .второй делитель 9 частоты, решающий блок 10, элемент И 11, первый и второй элементы 12 и 13 задег>жки, соответственно, первый бЛок 14 управления,, первый элемент ИЛИ 15, первый реверсивный счетчик 16, второй дешифратор 17 стробируютриггера и с первым входом решающего блока, второй и третий входы которого соединены соответственно с выходом второго делителя частоты и с выходом второго триггера, который соединен

5 с первым входом формирователя допусковых интервалов, первый выход которого подключен к второму входу блока сравнения, третий вход которого соединен с вторым выходом формировате10 ля допусковых интервалов. и с первым входом первого триггера, второй вход которого соединен с выходом анализатора амплитуды, к входу которого подключен выход полосового фильтра, и с первым входом элемента И, второй и третий входы которого соединены соответственно с первым выходом блока определения рабочей полосы частот и с выходом формирователя управляющих импульсов„ который соединен с входом первого элемента задержки, выход которого подключен к второму входу первого делителя частоты, при этом второй выход блока определения рабочей полосы частот подключен к первым входам первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с первыми выходами второго и третьего дешифраторов, входы которых. соединены соответственно с выходами первого и второго реверсивных счетчиков, первые входы которых соединены соответственно выходами первого и второго элементов ИЛИ, а выход элемента И подклю35 чен к вторым входам первого и второго реверсивных счетчиков, к третьим входам которых подключены выходы второго блока управления, и к входу второго элемента задержки, выход

40 которого подключен к соответствующим входам второго и третьего дешифраторов, вторые выходы которых подклю,чены к входам второго триггера, при чем выходы первого дешифратора cbeдинены с входами второго блока управления, третий выход второго дешифратора. подключен к второму входу фермирователя допусковых интервалов.

На фиг.1 представлена структурная электрическая схема демодулято50 ра; на фиг.2 - эпюры напряжений, ° поясняющие его работу. демодулятор содержит полосовой фильтр 1, ограничитель 2, формирователь 3 управляющих импульсов, генератор 4 опорных импульсов, первый

1058083 щего импульса, второй элемент

ИЛИ 18, второй реверсивный счетчик 19, третий дешифратор 20, пер-. вый триггер 21, формирователь 22

-допусковых интервалов, блок 23 сравнения, второй блок 24 управления и второй триггер 25.

Цифровой демодулятор работает следующим образом.

При поступлении на вход цифрового демодулятора одновременно с напряжением шума частотно-манипулированного сигнала, соответствуюI щего передаваемой последовательности логических сигналов (фиг.2а) и представляющего собой чередование первой (например, F †-1062 Гц) и второй (например fg =812 Гц) характеристических частот, на выходе. ограничителя 2, стоящего после полосового фильтра 1, Формируются прямоугольные импульсы (фиг.2б) длительности и интервалы следования которых определяются моментами прохождения через нулевое значение, или близкое к нулевому, напряжения вЫходного сигнала. Ограничитель

2 обладает широким динамическим диапазоном (порядка 60. дБ) и обеспечивает высокую крутизну фронтов выходных импульсов,. уменьшающую неоднозначность моментов срабатывания последующих блоков.

Если уровень частотно-манипулированного сигнала на выходе полосового фильтра 1 превыаает напряжение цпо срабатывания анализатора 8 амплитуды (например,Uqp>=0,78 B), то на его выходе через интервал времени 1 „, определяемый временем анализа амплитуды, формируется сигнал логического уровня, например уровня логической единицы (фиг.2в) . При этом теряется информация о длительностях целого числа о первых полупериодов (например, J =3), поступившей на вход цифрового демодулятора последовательности характеристических частот (Фиг.2б,в,г).

Целое число с) полупериодов, информация о длительностях которых теряется при анализе амплитуды входного сигнала анализатором 8 амплитуды, определяется по высшей иэ характеристических частот. Число полупериодов.J первой (высшей) характеристической частоты, приходящихся на интервал времени 4р определяется из выражения

d =,„ lF(Например, присущ =1,3 мс и 1

=1062 Гц j =1 3.10-3, 2 ° 1062=2,77

Число d d определяется как ближайшее целое число к значению числа3, например, при d =2,77 числод =3

Анализатор В амплитуды формирует на выходе сигналы логических уровней. Он обладает высокой стабильностью порога, срабатывания и возможностью регулировки его в широких пределах.

Сигнал уровня логической еди5 ницы, поступающий с выхода анализатора 8 амплитуды на первый вход элемента И 11 и на соответствующий вход первого триггера 21, обеспечивает разрешение на их

10 работу.

В моменты времени, определяемые фронтами выходных импульсов ограничителя 2, формирователь 3 управляющих импульсов вырабатывает короткие. импульсы (фиг.2г}, длительность каждого из которых на несколько порядков (по крайней мере на два порядка) меньше длительности полупериода высшей из принимаемых характеристических частот. Формирователь

3 управляющих импульсов обеспечивает формирование коротких (порядка

1 мкс) управляющих импульсов в моменты времени, определяемые как положительными, так и.отрицательными фронтами входных импульсов, причем длительность каждого из соответствующих его элементов стабильна во времени при изменении напряжения пиЗо тания и температуры окружающей среПервый элемент 12 задержки обеспечивает задер> ку выходных импульсов формирователя 3 управляющих импульсов на время, равное или не35 сколько большее их длительности (например, на время порядка 2 мкс), Интервалы между выходными импульсами первого элемента 12 задержки являются интервалами раббты первого дели40 теля 5 частоты,на счетный вход которого поступавт импульсы от стабильного генератора 4 опорных импульсов> вырабатывающего прямоугольные импульсы с частотой следования

45 Fg(например Fp =118562 Гц) °

При поступлении на вход цифрового демодулятора сигнала первой характеристической частоты У1(например,F<

=1062 Гц) интервалы работы первого делителя 5 частоты определяются дли,тельностями полупериодов сигнала первой характеристической частоты, в " течение действия каждого из которых . на счетный вход первого делителя 5 частоты поступает М = 2 опорных

Fo

Г И8562 импульсов (например, N(— =56)

Первый дешифратор 6 обеспечивает дешифрацию двоичного числа, соответствующего десятичному числу опорных

60 импульсов (например числа 111000, соответствующего десятичному числу

56), содержащихся в полупериоде пер вой характеристической частоты, и формирование на соответствующем вы ходе импульсного сигнала, поступающего на соответствующий Вход второго ,блока 24 управления. При этом второй блок 24 управления устанавливается в состояние, соответствующее наличию на выходе, соединенном с управляющим входом первого реверсивного счетчика 16, потенциала логической единицы (фиг,2д), а на выходе,соедйнен- ном с управляющим входом второго ре. версивного счетчика 19, потенциала логического нуля.

Если частота входного сигнала находится в пределах рабочей полосы частот, с соответствующего выхода блока 7 определения рабочей полосы, частот, на второй вход эле-. 15 мента И 11 поступает сигнал уровня логической единицы, разрешающий прохождение выходных импульсов Формирователя 3 управляющих импульсов на счетные входы первого и второго реверсивных счетчиков .16 и 19>а также на вход второго элемента 13 задержки. На другом выходе блока 7 определения рабочей полосы частот, .при этом устанавливается 25 потенциал уровня логического нуля, наличие которого на соответствующих входах первого и второго элементов ИЛИ 15 и 18 разрешает работу первого и:второго .реверсивных счетчиков 16 и 19.

Так как соответствующими выходными сигналами второго блока 24 управления для первого реверсивного счетчика 16 обеспечивается режим суммирования, а для второго реверсивного счетчика 19 — режим вычитания, то в первом реверсивном счетчике 16 производится суммирование импульсов, поступающих на его счетный вход с выхода элемента И 11, 40 а во втором реверсивном счетчике

19 — вычитание.

При установке на разрядных выходах первого реверсивного счетчика 16 логических сигналов, характеризующих двоичное число 110, соответствующее десятичному числу Air(например двоичное число 110, соответствующее десятичному числу п11=6), и поступлении на вход второго дешифратора 17 стробирующего импульса на втором выходе второго дешифратора 17 формируется импульсный сигнал, устанавливающий второй триггер 25 в состояние, соответствующее наличию на его выходе потенциала логической единицы (фиг.2е).

Число М определяется из условия

d +- 3 4 п71 à п1-/2",, где и — число полупериодов первой характеристической частоты F1, содер-60 жащихся в интервале времени, соответствующем длительности Т> одного разряда цифровой информации передаваемой последовательности логических сигналов.

1,058083 б

Например, при d = 3 и л, =17 числов, может быть выбрано из ряда целых положительных чисел от 4 до 15. Кроме того, число m определяющее количество накопленной информации о числе неискаженных полупериодов первой характеристической частоты, поступивших на вход цифрового демодулятора, выбирается из ряда целых чисел от .(3+1) до(П,-2) с учетом необходимой

nouexoустойчивости цифрового демо.дулятооа и среднего значения отношения сигнал/шум на входе.

Так, напойиеер, при высоких отношениях сигнал/шум (порядка 20-

40 дБ) на входе цифрового демодулятора число rn> может быть выбрано

РавнымИ +1) или близким к этому зна.;чению.При низких отношениях сигнал/ шум (порядка 1-4 дБ) на.:входе цифрового демодулятора число fn может быть выбрано равным (и,-2) или близким к этому значению, однако при этом задержка выходного сигнала цифрового демодулятора, определяемая выбранным значением числа п>1 также значительна.

Импульсные сигналы на третьем выходе в..горого дешифратора 17 (фиг.2ж) при наличии на дополнительном входе стробирующих импульсов формируются при установке на разрядных выходах первого реверсивного счетчика 16 логических сигналов, характеризующих одно илн ряд последовательных двоичных чисел, соответствующих десятичным числам, которые могут принимать значения от (yg,+1) до (п,-3) .

Число последовательнйх чисел, дешифрация которых обеспечивает формирование на третье л выходе второго дешифратора 17 импульсных сигналов, определяется на основании значения отношения, сигнал/шум на входе цифрового демодулятора. Так, например, при высокихотноиениях сигнал/шум (порядка 20-40 дГ>) на входе цифрового демодулятора необходимы|л и достаточным условием формирования импульсного сигнала на третьем выходе второго дешифратора 17 является дешифрация двоичного числа, соответствующего десятичному числу(rn +1) .

При низких отношениях сигнал/шум (порядка 1-40 дБ>) на входе цифрового демодулятора.с целью увеличения вероятности формирования по крайней мере одного импульсного сигнала на третьем выходе второго дешифратора

17 в качестве условия формирования сигналов выбирается дешифрация ряда чисел от(я+Ц до(и„-3) . Например, при отношении сигнал/шум на входе цифрового демодулятора порядка 4 дБ, В =6, и й;=17, в качестве условия формирования сигналов на третьем выходе второго дешифратора 17 может быть выбрана дешифрация двоичны:: чн

1058083

На соответствующий вход второго .дешифратора 17 поступает сигнал стробирования У, представляющий собой короткий (порядка 1 мкс) импульсотрицательной полярности. При этом

15 на первом выходе второго дешифратора 17 формируется сигнал Я1, на втором выходе — сигнал Ц, а на третьем выходе †.сигнал Q

Структурные формулы, описывающие

7О условия формирования сигналов Q<, О, Я3 на первом, вгором и трегьем выходах второго дешифратора 17, имеют вид

Яq "q Х. Хy Хq Х„ ХP-.Х .Х4, Qz(x,. Х,.х ц.ч;

Я * Х.1 Х Х -Х4 Х, Х .Х Х4

Сигналы на первом, втором и тре- тьем выходах второго дешифратора

17 представляют собой импульсы положительной .полярности.

При поступлении на вход цифрово- 35 го демодулятора сигнала второй ха-рактеристической частоты (например

Fg =812 Гц) интервалы работы первого делителя 5 -частоты определяются.длительностями цолупериодов сигнала 4Q второй характеристической частоты, в течение действия каждого из которых на счетный вход первого делителя 5 частоты поступает,йд = — onop=ъ ных импульсов (например, М, = — «=73), 45

Первый дешифратор 6 первоначально обеспечивает дешифрацию двоичного числа, соответствующего десятичному числу,Nq поступивших на вход первого делителя 5 частоты опорных импульсов, а затем двоичного числа, соответствующего десятичному числуВ . опорных импульсов, содержащихся в полупериоде второй характеристической частоты. При этом втоРой блок 55

24 управления первоначально устанавливается в состояние, характеризующееся наличием потенциала логической единицы на выходе, соединенном с управляющим входом первого реверсивного счетчика 16, а затем в состояние, характеризующееся наличием потенциала логической единицы на выходе, соединенном с управляющим входом второго реверсивного.счетчика 19. сел, соответствующих десятичным числам(за+11 =7, (vari>+2 ) =8, (Фъ, +3) =9 и(р +4) =10.

Сброс первого реверсивного счегчика 16 для исключения возможности переполнения, а также установки на разрядных выходах двоичных чисел, соответствующих десятичным числам от й1до(и, -3), в результате выполнения операций вычитания"из нулевого результата осуществляется через

° первый элемент ИЛИ 15 сигналами, формируемыми на первом выходе второго дешифратора 17 как при установке на всех разрядных, выходах первого реверсивного .счетчика 16 потенциала логической единицы, так и двоичного числа, соответствующе- . го десятичному числу, следующему . .эа максимальным значением числа, дешифрация которого обеспечивает формирование на третьем выходе второго дешифратора 17 импульсного сигнала. Дешифратор 17 имеет четыре информационных входа и три выхода..

По первому входу (входу приема информации младшего разряда) поступает переменная Х<, по второму переменная Х, по третьему — переменная Х1, а по четвертому - (вход приема информации старшего разряда)переменная Х4.

Х Х Х- Х ° Х1 Х ХУ Х4 1 Y

Если частота входного сигнала. находится в пределах рабочей полосы частот, то с соответствующего выхода блока 7 определения рабочей полосы частот на второй вход элемента- И 11 поступает сигнал, разрешающий прохождение выходных импульсов формирователя 3 управляющих импульсов на счетные входы первого / и второго реверсивных счетчиков

16 и 19, а также на вход второгд элемента 13 задержки. На другом выходе блока 7 определения рабочей . полосы частот при этом устанавливается потенциал уровня логического нуля, который, поступая на,соответствукааие входы первого и второго элементов ИЛИ 15 и 18, обеспечивает формирование на их выходах сигналов, разрешающих работу первого и второго реверсивных счетчиков 16 и 19.

При наличии на входе цифрового демодулятора сигнала второй характеристической частоты {напримерГ

=812 Гц) выходными сигналами второго блока 24 управления в моменты времени, соответствующие поступлению на счетные входы управляющих импульсов, для первого реверсивного счетчика 16 обеспечивается ре,жим вычитания, а для второго реверсивного счетчика 19 - режим суммирования.

При установке в результате суммирования выходных импульсов элемента

1058083

И 11 на разрядных выходах второго реверсивного счетчика 19 двоичного ,числа 100, соответствующего десятичному числу 1л (например двоичного числа 100, соответствующего десятичному числу п =4), на втором выходе третье- 5 го дешифратора 20 формируетсяимпульсный сигнал, устанавливающий второй триггер 25 в состояние, соответствующее наличию на его выходе потенциала логического нуля.

Сброс второго реверсивного счетчика 19 для исключения воэможности переполнения, а также установки на разрядных выходах двоичного числа, соответствующего десятичному числу

m>, в результате вычитания, осуществляется сигналами, формируемыми на первом выходе третьего дешифратора

20 как при установке на всех разрядных выходах второго реверсивного 20 счетчика 19 потенциала логической единицы, так и двоичного числа, соответствующего десятичному числу t5g +1 (например„ при установке на разряд ных выходах второго реверсивного 25 счетчика 19 двоичного числа 1111, соответствующего десятичному числу

15, и двоичного числа 101, соответ,ствующего десятичному числу 5 при

9 =4) . 30

Третий дешифратор 20 имеет четыре информационных входа и два выхода. По первому входу (входу приема информации младшего разряда) поступает пеРеменная 7., по второму входу — переменная, по третьему входу переменная 2 а по четвертому входу (входу приема информации старшего разряда) — переменная Е4

На соответствующий вход третьего дешифратора 20 поступает сигнал стробирования J, представляющий собой короткий (порядка 1 мкс) импульс отрицательной полярности. На первом выходе третьего дешифратора 20 формируется сигнал В, а на втором 45 выходе — сигнал В .

Структурные формулы, описывающие. условия формирования сигналов В и Вд на первом и втором выходах соответственно третьего дешифратора 50

20, имеет вид

Сигналы на первом и втором выходах третьего дешифратора 20.представляют собой импульсы положительной полярности.

Стробирование второго и третьего дешифраторов 17 .и 20 выходными импульсами сигналами первого элемента 12 задержки, задержанными по отношению к импульсам, поступающим на счетные входы первого и вто poro реверсивных счетчиков 16 и 19 на время (порядка 2 мкс) несколько большее,чем время установления последовательно соединенных соответствующих реверсивного счетчика и дешифратора, исключает возможность ложной дешифрации чисел и обеспечивает возможность сохранения, информации о временных характеристиках входного сигнала.

При поступлении на вход цифрового демодулятора чередующейся в соответствии с передаваемой цифровой информацией последовательности первой и второй характеристических частот на выходе второго триггера 25 формируется последовательность логических сигналов, соответствующая передаваемой последовательности логических сигналов, но имеющая значительные временные искажения вследствие воздействия напряжения шума или помехи при прохождении по каналу связи. Выходной сигнал второго триггера 25 поступает на соответствующий вход формирователя 22 допусковых интервалов и на третий вход решающего .блока 10.

Формирователь 22 допусковых интервалов при поступлении на другой вход импульсного сигнала с третьего выхода второго дешифратора 17 обеспечивает формирование на соответствующих выходах импульсных сигналов, длительность ht каждого из которых (фиг.2э,и.j определяет величину допустимого отклонения длительностей элементарных логических сигналов на выходе цифрового демодулятора от длительностей соответствующих передаваемых логических сигналов.

При прохождении частотно-манипулированного сигнала по каналу связи длительности отдельных полупериодов характеристических частот под воздействием шума оказываются искажен1 ными, причем чем ниже отношение сигнал/шум„ на входе цифрового демодулятора;, тем большее число полупериодов характеристических частот имеют отклонения по длительности от исходного значения, соответствующего передаваемой характеристической частоте.

Пусть передаваемая последовательность логических сигналов 101011 ° ..

Предположим, что на интервале времени Т (фиг. 2б), соответствующем передаче уровня логической единицы, искажены полупериоды, обозначенные цифрами 1,2,3, на интервале времени

Т>, соответствующем передаче уровня

Логического нуля, искажены полупериоды 8 и 13, на интервале времени

Т - полупериоды 1,5,6,13 и 14, на интервале времени Т вЂ” полупериоды

1058083

4 и 12, а на интервале времени ТЕ искажения отсутствуют.

При приеме такого частотно-манипулированного сигнала, имеющего искажения длительностей полупериодов

:характеристических частот, сигнал на управляющем входе первого реверсивного счетчика 16 имеет вид, показаний на Фиг 2Д1 а выходной 10 сигнал второго триггера 25 имеет вид, показанный на фиг.2 е. Моменты формирования импульсных сигналов на третьем выходе второго дешифратора 17 определяются поступлением на дополнительный вход импульсов стробирования с выхода второго элемента задержки 13, которые имеют постоян. ную задержку по отношению к фронтам . входного сигнала первой характерис— тической частоты. Последнее обстоя- 20 тельство позволяет йроизводить автоматическую подстройку интервалов следования выходных импульсов второго делителя 9 частоты с целью обеспечения соответствия длительности 75 каждого из интервалов длительности одного разряда Т .передаваемой последовательности логических сигналов иапример, "r =S мо). .

В предлагаемом дифровом демодуляторе подстройка интервалов следования выходных импульсов втррого делителя 9 частоты производится с помощью формирователя, 22 допусковых интервалов, блока 23 сравнения и первого блока 14 управления.

Первый импульсный сигнал, формируемый на третьем выходе второго дешифратора 17., от началаяпоступления на вход частотно-манипулированного сигнала обеспечивает запуск Формиро-: вателя 22 допусковых интервалов.

Так как начало приема частотноманипулированного сигнала характеризуется наличием на выходе анали- 45 затора 8 амплитуды потенциала логической единицы (Фиг.2 в), поступающего на соответствующий вход первого триггера 21, то при поступлении соответствующего выхода Формиро- 50 вателя 22 допусковых интервалов на другой вход первого триггера 21 импульсного сигнала (Фиг.2 и):первый триггер 21 устанавливается в состояние, характеризующееся наличием выходе потенциала orHvecxoa еди ницы (фиг.2 к) . Выходной сигнал первого триггера 21, поступая на. установочный вход второго делителя

9 частоты, разрешает его работу.

Так как установка первого триггера 21 в состояние, соответствующее наличию на выходе потенциала логической единицы, производится при приеме сигнала первой характеристической частоты, то передншл 65 фронтом выходного сигнала первого триггера 21 осуществляется установка решающего блока 10 при наличии на третьем входе потенциала логической единицы в состояние, характеризующееся наличием на его выходе потенциала логической единицы (Фиг.2 л м).

Суммарное время задержки формирования на выходе решающего блока 10 сигнала логической единицы по отношению к соответствующему фронту сигнала первой характеристической частоты без учета задержки, определяемой быстродействием логических элементов, может быть определено из выражения

1 = ht + t где aÔ, — длительность выходных .импульсов формирователя 22 допуско-, вых интервалов, определяющая величину допустимого уменьшения периода следования выходных импульсов второго делителя 9 частоты, время задержки сигнала вторым элементом 13 задержки.

Величины Ь1 и 1„постоянны, поэтому временные характеристики выходного сигнала решающего блока 10 связаны с временными характеристиками входного частотно-манипулированного сигнала цифрового демодулятора.

Одновременно с установкой на выходе первого триггера 21 потенциала логической единицы начинает работу второй делитель 9 частоты, на счетный вход которого поступают опорные импульсы с частотой следования Fp (например Ео =118562 Гц)

Коэффициент деления второго делителя 9 частоты определяется выходными сигналами первого блока 14 управления.

Начало второго делителя 9 частоты определяется поступлением потенциала логической единицы на его соответствующий вход. При этом на выходе второго делителя 9 частоты формируется короткий импульс, временное положение которого относительно момента поступления разрешающего сигнала на его установочный вход опре-, деляется коэффициентом деления

К1= 948.

При наличии на управляющем входе второго делителя 9 частоты.потенциала логической единицы.и при поступлении на его счетный вход девятьсот сорока девяти импульсов на выходе

Формируется короткий импульс, временное положение которого относительно предшествующего выходного импульса определяется коэффициентом деления К = 949.

Второй делитель 9 частоты является делителем частоты с программируемым (перестраиваемым) коэффициентом деления.

1058083

15

30. соответствующей передаче уровня лоЗ5 гического нуля в передаваемой пос40

55 оты щ

Инт ервалг г следования,г выходных импульсов второго делителя 9 частоты 65

Пусть в исходном состоянии коэффициент деления второго делителя

9 частоты имеет значение К (например К)=948), определяемое наличием потенциала логической единицы на соответствую@ем управляющем входе.

При этом интервалы следования Т выходных импульсов второго делителя9 частоты, поступающих на второй вход решающего блока 10 и на дополнительный вход блока 23 сравнения, .определяются из выражения

К

Т1=— Fo

Например, при К1 =948 и,F0 =

=118562 Гц Т< = =7, 996 мс. Н85 Ь2

При длительности одного разря« да передаваемой последовательности логических сигналов Тр(например Тр=

8 мс) и коэффициенте деления второго делителя 9 частоты К погрешность воспроизведения длительности одного разряда на выходе решающего блока 10 определяется из выражения

Ь1С = 1р

Например, йри Тг =7,966 мс Д с„= (8-7,966) мс = 0,004 мс.

Если при приеме сигнала первой характеристической частоты искажена длительность значительной части полупериодов например, на интервале

Т искаженй длительности полупериодов 1,5,6,13 и 14, то короткий вы. ходной импульс второго делителя 9 частоты не совпадает во времени ни с одним из допусковых интервалов (фиг.2з,и,л). 11ри этом сигналы на выходах блока 23 сравнения не формируются, а следовательно, не изменяются управляюцие сигналы на выходах первого блока 14 управления и изменение коэффициента деления втоpal"0 делителя 9 частоты не производится.

В случае, если выходной импульс второго делителя 9 частоты совпадает по времени (фиг.2 з,и,л) с вы ходным импульсом формирователя 22 допусковых интервалов, определяющим величину допустимого уменьшения периода следования выходных импульсов второго делителя 9 частоты, то на соответствующем выходе блока 23 сравнения формируется импульсный сигнал, обеспечивающий из гленение сигналов на выходах первого блока 14 управления, а следовательно, изгленеггие коэффициента дел ния второго делителя 9 частоты, При этом во втором делителе 9 част устанавлиггается новый коэффициейт деления Кр . при установке коэффициента деления Кл определяются из выражения

Кг т,=- Например,при К;-949 и Р = 118562 Гц т, = — мс — = 8,004 мс.

Я <49561

При длительности одного разряда передаваемой последовательности логических сигналов Т10 и козффициенте деления второго делителя 9. частоты

Кг погрешностью» воспроизведения длительности одного разряда на выходе ре-, решающего блока 10. определяется из выражения

Д1» - Г,-Та

Например, nðè . Тг = 8, 004 мс М» =

=8,004-8=0,,004 мс.

Максимаггьная погрешность и „евоспроизведения. длительности одного разряда передаваемой последовательности логических сигналов на выходе решающего блока 10 определяется максимальной из величин 61», или д1,», причем, если bt„» at» то ДЪК„„„, -A<»Äi е и Д1», 6 к,, то Ь1 м „, аt»<.

Величина at допусковых интервалов определяемая длительностями выходных импульсов формирователя 22 допусковых интервалов, зависит от максимально возможного числа М последовательно и непрерывно передаваемых элементарных посылок второй ха-. рактеристнческой частоты (частоты, ледовательности характеристических частот, Длительность Дт. выходных импульсов Формирователя 22 допусковых интервалов определяется из выражения

h - Ì Ь|, » макс

Например, при М =10 ид »„„с,» =

=0,004 мс aL > 10 0,004 = 0,04 мс.

Выходные импульсы фиг.2 л)) второго делителя 9 частоты, поступая на второй вход решающего блока 10, обеспечивают в зависимости от сигнала, поступающего на третий вход,формирование на его выходе последовательности логических сигналов (фиг.2 м) ч соответствувщей передаваемой последовательности элементарных логических сигналов.

Длительность каждого иэ разрядов последовательности логических сигналов на выходе решающего блока 10 отличается от длительности соответствующего разряда передаваемой последовательности логических. сигналов на

|величину, не превышающую длительности И выходных импульсов Формирователя 22 допусковых интервалов.

При использовании высокостабильных генераторов опорных импульсов, содержащих кварцевые резонаторы, как

1058083

35!

ВНИИПИ Заказ 9602/58 Тираж 677 Подписное

Филиал ППП "Патент", г,ужгород,ул.Проектная,4 в модуляторе на передаюшей стороне, так и в предлагаемом цифровом демодуляторе частотно-манипулированных сигналов на приемной стороне величина допусковых интервалов 4t может быть выбрана, малой (например,.А1

= 0,004 мс), а следовательно, точность воспроизведения временных интервалов последовательности логических сигналов на выходе решаюшего блока 10 может быть получена черезвычайно высокая.

Таким образом, эффективность предлагаемого цифрового демодулятора состоит в том, что путем новых бло- ков и элементов достигается увели- 1.5 чение точности воспроизведения на выходе цифрового демодулятора временных интервалов передаваемой последовательности,логических сигналов., т.е. увеличение точности демодуляции.

Кроме высокой точности демодуляции цифровой демодулятор обладает повименной помехоустойчивостью, что позволяет использовать для передачи цифровой информации каналы связи с повышенным уровнем шума, а также увеличить дальность связи.

Высокая точность демоцуляции и высокая помехоустойчивость предлагаемого цифрового демодулятора позволяют сократить количество полупериодов характеристических частот, приходящихся на элементарную посьшку, а следовательно, увеличить скорость передачи -цифровой информации.