Устройство для сжатия цифровых телевизионных сигналов

 

УСТРОЙСТВО ДЛЯ СЖАТИЯ ЦИФРОВЫХ ТЕЛЕВИЗИОННЫХ СИГНАЛОВ, содержащее последовательно соединенные аналого-цифровой преобразователь, первый блок коммутации, элемент задержки и суммирующий регастр, последовательно соединенные первый регистр памяти, второй регистр памяти, первый блок сравнения, блок выбора передаваемых символов, блок управления памяти и блок памяти, первый выход которого соединен с вторым входом первого блока сравнения, второй выход соединен с вторым входом блока управления памятью, второй вход объединен с входом формирователя кода синхронизации и первым входом формирователя интервалов времени и подключен к выходу блока ч:тановки опорного уровня, второй вход форишрователя интервалов времени соединен с вторым выходом аналого-цифрового преобразователя , первый выход - с вторым входом первого блока коммутации, второй вькод - с первым входом второго блока коммутации и первым входом первого блрка -разрешения записи, второй выход второго регистра памяти соединен с первым входом второго блока сравнения и первым входом третьего блока сравнения, второй вход которого соединен с вторым выходсях первого ,регистра памяти, первый выход соединен с вторым входом первого блока разрешения записи, а второй выход с первым входом второго блока разре шения записи, выход второго блока сравнения соединен с третьим входом . первого блока разрешения записи и вторым входом второго блока разрешения записи, третий выход второго регистра памяти соединен с третьим входом второго блока разрешения записи и четвертым входом первого блока разрешения записи, первый выход которого соединен с третьим, входом блока памяти, а второй выход - с,входом блока памяти младших разрядов и четвертым входом блока памяти, пятый вход которого объединен с вторым v-g дом второго блока коммутации и сое (П динен с входом второго блока разрешения записи, выход блока памяти младших разрядов соединен с третьим входом второго блока коммутации, второй выход блока выбора передавае- s мых символов соединен с первым вхог hoM блока кодирования,-второй вход которого соединен с выходом формирователя кода синхронизации, а выход сл с четвертым входом второго блока коммутации, второй выход первого со блока коммутации соединен с вторым входом суммирхтощего регистра,вход аналЬго-цифрового преобразователя объединен с входом блока установки Ю опорного уровня и является входом устройства, а также третий регистр памяти и четвертый блок сравнения, отличающееся тем, что, с целью уменьшения искс1жений телевизионных сигналов, в него введен блок пилот-сигнала, первый вход которого подключен к второму выходу третьего блока сравнения, второй вход - к выходу второго блока сравнения, третий вход - к выходу формирователя интервалов времени, четвертый вход - к выходу четвертого блока сравнения, а выход - к пятому входу второго

СОКИ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(59 Н 04 N 7 18

ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21)- 3390638/18-09 (22) 01. 02. 82 (46 ) 07 ° 12. 83 ° Бюл. 9 45 (72) Ю. Г. Игнатьев, В.М. Смирнов, В.Я. Сорин и,, Д.Ю. Спирин (21) Ленинградский институт авиационного приборостроения (53) 621.397(088.8) (56) 1. Авторское свидетельство СССР

9 543192, кл. Н 04 Ь. 25/49, 1975.

2. Авторское свидетельстно СССР

9 944145, кл. Н 04 L 25/49, 1980 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ CXATHSI

ЦИФРОВЫХ ТЕЛЕВИЗИОННЫХ СИГНАЛОВ, содержащее последовательно соединенные аналого-цифровой преобразователь, перный блок коммутации, элемент задержки и суммирующий регистр, последовательно соединенные первый регистр памяти, второй регистр памяти, первый блок сравнения, блок выбора передаваемых символов, блок. Управления памяти и блок памяти, первый выход которого соединен с вторым входом первого блока сравнения, второй .выход соединен с вторым нходом блока управления памятью, второй вход объединен с входом формирователя кода синхронизации и первым входом формирователя интервалов времени и подключен к выходу блока установки опорного

:уровня, второй вход формирователя интервалон времени соединен с вторим выходом аналого-цифрового преобразователя, первый выход — с вторым входом nepsoro блока коммутации, второй выход - с первым входом второго блока коммутации и первым входом первого блока - разрешения записи, второй выход второго регистра памяти соеди..нен с первым входом второго блока сравнения и первым входом третьего блока сравнения, второй вход которого соединен с вторым выходом первого, регистра памяти, первый выход соеди„„SU„„1059702 А нен с вторым входом первого блока разрешения записи, а второй выходс первым входом второго блока разре шения записи, выход второго блока сравнения соединен с третьим входом, первого блока разрешения записи и вторым входом второго блока разрешения записи, третий выход второго регистра памяти соединен с третьим входом второго блока разрешения записи и четвертым входом первого блока разрешения записи, первый ныход которого соединен с третьим входом блока памяти, а второй выход — с,входом блока памяти младших разрядов и четвертым входом блока памяти, пятый вход которого объединен с вторым sxo- .дом второго блока коммутации и соединен с входом второго блока разрешения записи, выход блока памяти младших разрядов соединен с третьим входом второго блока коммутации, второй выход блока выбора передавае- д мых символов соединен с первым вхо; дом блока кодирования, второй вход которого соединен с выходом формирователя кода синхронизации, а выходс четвертым входом второго блока коммутации, второй выход первого блока коммутации соединен с вторым входом суммирующего регистра, вход аналого-цифрового преобразователя объединен с входом блока установки опорного уровня и янляется входом устройства, а также третий регистр памяти и четвертый блок сравнения, о т л и ч а ю щ е е с я тем, что, с целью уменьшения искажений телевизионных сигналон, в него внеден блок пилот-сигнала, первый вход которого подключен к второму выходу третьего блока сравнения, второй вход — к выходу второго блока сравнения, третий вход - к выходу формирователя интервалов времени, четвертый вход — к выходу четвертого блока сравнения, а выход - к пятому входу второго

1059702 блока коммутации, при этом вход первого регистра памяти соединен с пер- вым выходом суммирующего регистра, второй выход которого соединен с вторым входом второго блока сравнения, третий выход первого блока коммутации соединен с входом третьего регистра

Изобретение относится к технике электрической связи, в частности к передаче телевизионных изображений в замкнутых телевизионных системах, и может быть использовано для телеграфной связи, а именно в устройствах с преобразованием кода внутри передатчика.

Известно устройство для сжатия цифровых телевизионных сигналов, со- 10 держащее аналого-цифровой преобразователь, блок сравнения, блок выбора передаваемого символа, кодер, блок управления памятью, блок памяти, причем выход аналого-цифрового 15 преобразователя подключен к входу блока сравнения, на другой вход которого подается информация о состояниях разрядов кода предыдущего отсчета, хранящихся в блоке памяти, блок сравнения определяет в каком из разрядов кода происходят изменения и передает эту информацию на вход блока выбора передаваемого символа, который выбирает изменения, 25 которые несут максимальную информацию об изменении яркости телевизионного (ТВ) изображения, в первую очередь это изменения с участием старших разрядов. Номера разрядов, в которых происходят изменения, кодируются блоком кодирования и передаются в канал связи. Блок управления памятью устанавливает триггеры блока памяти в соответствии с принятым алгоритмом, т.е. состояние триггеров разрядов кода, в которых происходят изменения, изменяется на противоположное, а триггеры всех более младших разрядов устанавливаются в состояние,противоположное новому состоянию тригге- 40 ра разряда, в котором произошло изменение 1 .

Недостаток устройства - плохая чет.- кость восстановленного иэображения, 45 обусловленная передачей малого количества информации об изменении символов(передаются только изменения символа в одиом, самом старшем из изменившихся разрядов у. 50 памяти, выход которого соединен с первым входом четвертого блока сравнения, второй вход которого соединен с вторым выходом второго регистра памяти и шестым входом второго блока коммутации.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому является устройство для сжатия цифровых телевизионных сигналов,, содержащее блок установки опорного уровня, аналого-цифровой преобразователь, формирователь интервалов времени, первый.и второй блоки коммутации, формирователь кода синхронизации, элемент задержки, суммирующий регистр, первый, второй и третий регистры памяти, четыре блока сравнения, блок выбора передаваемых символов, блок кодирования, блок управления памятью, блок памяти. блок памяти младших разрядов, два блока разрешения записи, блок деления, блок памяти кода канала, блок управления памятью мпадших разрядов, причем первый выход аналого-цифрового преобразователя соединен через последовательно соединенные первый блок коммутации, элемент задержки, суммирующий регистр, третий, первый и второй регистры памяти с первым входом первого бпока сравнения, выход которого соединен с входом блока выбора передаваемых символов, первый выход которого соединен с первым входом блока управления памятью, второй выход - с первым входом блока кодирования, второй вход которого соединен с выходом формирователя кода синхронизации, выход блока управления памятью соединен с первым входом блока памяти, второй выход которого соединен одновременно с выходом блока установки опорного уровня, входом формирователя кода синхронизации и первым входом формирователя интервалов времени, второй вход которого соединен с вторым выходом аналогоцифрового преобразователя, первый выход соединен с вторым входом первого блока коммутации, а второй выход соединен одновременно с первым входом второго блока коммутации, первым входом первого блока разрешения записи, четвертым входом второго блока разрешения записи, первым входом блока памяти кода канала и

1059702 входом блока деления, выход которого соединен с пятым входом второго блока разрешения записи и первым входом блока управления памятью мпадших разрядов, второй вход которого соединен с выходом блока памяти кода канала, третий вход соединен с выходом блока кодирования, вторым входом блока памяти кода канала и четвертым входом второго блока коммутации, второй выход первого блока коммутации соединен 1О с вторым входом суммирующего регистра, второй выход второго регистра памяти соединен с первыми входами второго и третьего блоков сравнения, второй вход третьего блока сравнения 15 соединен с вторым выходом первого регистра и первым входом четвертого блока сравнения, первый выход соединен с третьим входом блока памяти кода канала и вторым входом первого 2О блока разрешения записи, второй выход соединен с первым входом второго блока разрешения. записи, второй выход третьего регистра памяти соединен с вторым входом второго блока сравнения g5 выход которого соединен с вторым входом второго блока разрешения записи и третьим входом первого блока разрешения записи, четвертый вход которого соединен с третьим выходом второго регистра памяти и третьим входом второго блока разрешения записи, первый выход соединен с третьим входом блока памяти, а второй выход — с первым входом блока памяти младших разрядов и четвертым входом блока памяти, пятый вход которого соединен с первым выходом второго блока разрешения записи и вторым входом второго блока коммутации, а второй выход — с вторым входом блока управления памятью, 4О второй выход суммирующего регистра

-соединен.с вторым входом четвертого блока сравнения, выход которого соединен с шестым входом второго блока разрешения записи, второй выход кото- 45 рого соединен с третьим входом блока кодирования, выход блока управления памятью младших разрядов соединен с вторым входом блока памяти младших разрядов, выход которого соединен с 50 третьим входом второго блока коммутации, пятый выход которого соединен с первым выходом первого блока коммутации, вход аналого-цифрового преобразователя объединен с входом блока 55 установки опорного уровня и является входом устройства j2 ).

Однако известное устройство не-позволяет учитывать статистическую структуру телевизионного изображения,, О а также не учитывает характер распределения яркости трех соседних элементов вдоль одной строки, что .вызвано искажениями телевизионного сигнала.

Цель изобретения — уменьшение искажений телевизионного сигнала.

Дня достижения поставленной цели в устройство для сжатия цифровых телевизионных сигналов, содержащее последовательно соединенные аналогоцифровой преобразователь, первый блок коммутации, элемент задержки и суммирующий регистр, последовательно соединенные первый регистр памяти, второй регистр памяти, первый блок сравнения, блок выбора передаваемых символов, блок управления памятъю и блок памяти, первый выход которого соединен с вторым входом первого блока сравнения, второй выход. соединен с вторым входом блока управления памятью, второй вход. объединен с входом формирователя кода синхронизации и йервым входом формирователя интервалов времени и подключен к выходу блока установки опорного уровня,второй вход формирователя интервалов времени соединен с вторьп выходом аналого-цифрового преобразователя, первый выход — с вторым входом первого блока коммутации, второй выходс первым входом второго блока коммутации и первым входом первого блока разрешЕния записи, второй .выход второго регистра памяти соединен с первым входом второго блока сравнения и первым входом третьего блока сравнения, второй вход которого .соединен с вторым выходом первого регистра памяти, первый выход соединен с вторым входом первого блока разрешения записи, а второй выходс первым входом второго блока разрещения записи, выход второго блока сравнения соединен с третьим входом первого блока разрешения записи и вторым входом второго блока разрешения записи, третий выход второго регистра памяти соединен с третьим входом второго блока разрешения записк и четвертым входом первого блока разрешения записи, первый выход которого соединен с третьим входом блока памяти, а второй выход — с входом блока памяти младших разрядов и четвертым входом блока. памяти, пятый вход которого объединен с вторым входом второго блока коммутации и соединен с входом второго блока разрешения записи, выход блока памяти младших разрядов соединен с третьим входом второго блока коммутации., второй выход блока выбора передаваемых символов соединен- с первым входом блока кодирования, второй вход которого соединен с выходом формирователя кода синхронизации, а выход — с четвертым входом второго блока коммутации, второй выход первого блока коммутации соединен с вторым входом суммирующего регистра, вход аналого1059702 цифрового преобразователя объединен с входом блока установки опорного уровня и является входом устройства, а также третий регистр памяти и четвертый блок сравнения, введен блок пилот-сигнала, первый вход которого подключен к второму выходу третьего блока сравнения, вгорой вход — к выходу второго блока сравнения, третий вход — к выходу формирователя интервалов времени, четвертый входк выходу четвертого блока сравнения, а выход - к пятому входу второго блока коммутации, при этом вход первого регистра памяти соедйнен с первым выходом суммирующего регистра, второй выход которого соединен с вторым входом второго блока сравнения, третий выход первого блока коммутации соединен с входом третьего регистра памяти, выход которого сое- 20 динен с первым входом четвертого блока сравнения, второй вход которого соединен с вторьв} выходом второго регистра памяти и шестым входом второго блока комчутации. 25

На чертеже представлена структурная схема устройства.

Устройство содержит блок 1 установки опорного уровня, аналого-цифровой преобразователь (АЦП ) 2, форми- ЗО рователь 3 интервалов времени, первый блок 4 комМутации, второй блок

,5 коммутации, формирователь б кода синхронизации, элемент 7 задержки, суммирующий регистр 8, первый 9 ре- 35 гистр памяти, второй регистр 1О памяти, третий регистр 11 памяти,первый блок 12 сравнения, второй блок

13 сравнения, третий блок 14 сравненмя, четвертый блок 15 сраВнения, 40 блок 16 выбора передаваемых символов, блок 17 кодирования, блок 18 управле-. ния памятью, блок 19 памяти, блок 20 памяти ияадших разрядов, йврвый блок

21 разрешения записи, второй блок 22 45 разрешения записи и блок 23 пилотсигнала..

Устройство работает следующим об.разом. информация, передаваемая s канал связи, является результатом двумерной обработки исходного цифрового телевизионного сигнала. Элементы ) «й строки передаются в канал связи через отсчет (четные отсчеты )информацией об истинных значениях четырех старших55 разрядов. исходного кода вторым блоКом

5 коммутации, шестой вход которого соединен с вторым выходом второго регистра памяти. Элементы (j+4 ) -й строки передаются в канал связи вторым . 60 блоком 5 коммутации также через отсчет информацией зависящей от резуль«. татов сравнения, в третьем блоке 14 сравнения, на первый и второй входы которого подают с вторых выходов вто-65 рого и первого регистров памяти соответственно четыре старших разряда (1-ef и (i@1) -го отсчетов 1 «й строки, во втором блоке 13 сравнения, на первый и второй входы которого пода-, ют четыре старших разряда с вторых входов второго регистра памяти и суммирующего регистра соответственно (s -1)-го отсчета j -й строки и 1 -го отсчета (j+.1) -й строки, а также в четвертом блоке 15 сравнения, на первый и второй входы которого подают четыре старших разряда с второго выхода второго регистра 10 памяти и выхода третьего регистра 11 памяти соответственно (i-i) н i --го отсчетов 1-й строки.

Если в результате сравнения (1-q) и (i+1) -ro отсчетов j -й строки окажется, что хотя бы в одном из старших разрядов есть изменения, то в i-м отсчете (i+7) -й строки будет передана информация об истинном состоянии четырех старших разрядов кода i-го отсчета ()+1) -й строки с третьего выхода второго регистра 10 памяти через второй блок 22 разрешения записи, выход которого соединен с вторым входом второго блока 5 коммутации.. Недостающие элементы восстанавливаются на приемной стороне: i-й элемент j-й строки воспроизводится как i-и элемент ()ч) -й строки, à (i-s)-й элемент (j+1) -й строки повторяется как (i-g)-и элемент 1 -й строки. Этой ситуации присваивается дополнительная кодовая комбинация "00", которая вырабатывается блоком 23 пилот-сигнала при поступлении на его входы соответствующих сигналов с выходов .второго, третьего и четвертого блоков 13-15 сравнения. Если в результате сравнения ((1-1) и (1+1)-го отсчетов j-й строки ! окажется, что нет отличий в старших разрядах кода и в результате срав-. нения четырех старших разрядов ((-1)-го отсчета ) -й строки с i -м отсчетом ()+ )-й строки также не будет изменений, то в i-м отсчете(+ ) -й строки будет передана информация об истинном состоянии двух следующих по старшинству разрядов (i-() -го отсчета j -й строки с выхода блока

20 памяти мпадшнх разрядов через второй блок 5 коммутации, и информация об изменениях символов в младших разрядах i-- ro отсчета (j+1} -й строки относительно, (1-.g) -го отсчета

j-й строки. ВосстаноВление недостающих элементов происходит как в предыдущем случае. Этой ситуации присваивается кодовая комбинация "11". сли s результате сравнения (i-1) и (+1) -го отсчетов 1 -й строки нет изменений в старших разрядах, а в ре-зультате сравнения старших разрядов (1-1) -ro отсчета -й строки н i -го

1059702 отсчета (j+ )-и строки такие измене.ния обнаружены, то производится сравнение старших разрядов (1-1} и 1 -го отсчетов 1-й строки. Если при этом изменения будут обнаружены, что с большой вероятностью говорит о появлении в изображении поэлементной вертикальной штриховой структуры, то в

1-м отсчете (}+1} -й строки будет передана информация об истинном состоянии четырех старших разрядов 1 -го отсчета (j+4}-й строки и восстановление недостаюцих элементов будет как и в предыдущих случаях, Этой ситуации присваивается кодовая комбинация "10".

В противном случае, т.е. когда в 1э старших разрядах (i-e} и i --го отсчетов j -й строки нет отличий, что с большой вероятностью свидетельствует о появлении горизонтального перепада яркости, характер передачи сохраняег-Я ся, но восстановление недостающих элементов происходит по иному:(1-}}-й отсчет (}+.}} -й строки воспроизводитсякак j -й отсчет этой же строки, а -. и отсчет j --й строки повторяется 35 как (i-1} -й отсчет этой же строки.

Этой ситуации присваивается кодовая комбинация "01".

Информация о дополнительных кодовых комбинациях, запомненных в блоке ;Е

23 пилот-сигнала на два отсчета.за(.нимающая два бита информации. передается по частям. Один бит дописывается во втором блоке 5 коммутации к информации Об (}- I} -м отсчете,} -й З5 строки и передается с ней в канал связи, а другой бит-к информации об -м отсчете(}+1}-й строки и также передается в канал связи. Таким образом введение нового блока и связей позволяют более полно учесть статистическую структуру сигнала в вертикальном и горизонтальном направлениях и, меняя характер восстановления недостающих элементов, правильно передавать штриховые поэлементные групповые структуры в обоих направI лениях, что в свою очередь приводит к увеличению четкости. восстановленного изображения.

Входной аналоговый сигнал поступа-56 ет одновременно на входы АЦП 2 и блока 1 установки опорного уровня, представляющего собой последовательное соединение селектора и мультивибратора. Селектор выделяет из аналогового S сигнала синхроимпульсы, m переднего фронта которых запускается мультивиб ратор, вырабатывакщий положительные импульсы. Эти импульсы используются для установки в исходное состояние фО формирователя 3 интервалов времени и блока 19 памяти. Формирователь 3 интервалов времени представляет собой два триггера, работающих в счетном режиме, для этого инверсный выход 65 каждого триггера соединен со входом

I}. Импульсы установки с выхода блока

1 установки опорного уровня подаются на 5 -входы триггеров, на С -входы подаются соответственно импульсы с частотой, 12,5 мГц с второго выхода

AIJII 2 и импульсы с частотой строки

F . На выходе имеются меандры с частотами .6,25 мГц и Fcr . Семиразрядный параллельный код с йервого выхода АЦП 2 поступает на первый вход первого блока 4 коммутации, который представляет собой элементы запрета и разрешения по каждому, разряду.

Управляющими сйгналами являются меандры формирователя 3 интервалов времени, которые подаются на второй вход первого блока 4 коммутации.Первый блок 4 коммутации пропускает четные отсчеты на нечетных строках (первый выход ), которые записываются в элемент 7 задержки, нечетные отсчеты на четных строках (второй выход J, которые записываются по второму входу в суычирующий регистр 8, четыре старших разряда четных отсчетов в нечетных строках (третий выход ),.которые записываются в третий регистр

11 памяти. Элемент 7 задержки собран на элементах памяти, представляющих собой память объемом 1024 бита, по одному на каждый разряд. Поскольку сигналы с выхода элемента 7 задержки и второго выхода первого блока 4 коммутации сдвинуты один относительно другого на один отсчет, то в суммирующем регистре 8 они записываются поочередно. В дальнейшем информация с первого выхода суммирующего регистра

8 последовательно переписывается с двух регистров 9 и 10 памяти. Сумми-, рующий регистр 8 и регистры 9-11 памяти представляют собой линейки триг.геров по одному на каждый разряд.

Информация на .вход В суммирующего регистра 8 подается через элемент

ИЛИ, выполняющего функцию суммирования сигналов с выхода элемента 7 задержки и второго выхода первого блока 4 коммутации. В регистрах 9-11 памяти запись информации происходит непосредственно по входу )) . Сравнение четырех старших разрядов соответствующих отсчетов соответствующих строк,, записанных в суммирующем регистре 8 и регистрах 9-11 памяти, производится вторык 13, третьим 14 и четвертым 15 блоками сравнения,которые представляют собой сумматоры ,по модулю два по одному на каждый разряд. С целью определения отличий хотя бы в одном из четырех старших разрядов выходы сумматоров каждого блока сравнения объединены по ИЛИ.

Дальнейшая работа устройства зависит от результата сравнения старших разрядов, получаемого в блоках 13-15

1059702 сравнения. Если второи блок 13 сравнения, который сравнивает (1+ ) и (t-))-и отсчеты j -й строки с второго выхода суммирующего регистра 8 и вто-рого выхода второго регистра 10 памяти соответственно, вьщает уровень логической "1", что говорит о наличии изменений хотя бы в одном иэ четырех старших разрядов этиХ отсчетов, то по третьему входу в блок 19 памяти записывается непосредственно информация об истинном состоянии четырех старших разрядов с первого выхода первого блока 21 разрешения записи. Первый блок 21 разрешения за» писн представляет собой-шесть схем запрета (четыре для старших и два для младших разрядов ).

При появлении отрицательной полуволны меандра 6, 25 мГц четыре старших разряда с третьего выхода второ- 20 го регистра 10 памяти пропускаются на первый выход. первого блока 21 разрешения записи и подаются в блок

19 памяти, который представляет собой линейку триггеров в счетном режиме 25 по одному на каждый разряд с расширением по ИЛИ записи информации по р-5-входам. По S --входу происходит установка (второй вход блока 19 па- мяти )триггеров в исходное состоя- .З{) ние в момент гасящих интервалов импульсом с выхода блока 1 установки опорного уровня. Закись истинного состояния старших разрядов происхо- дит одновременно по Р -5-входам. З5

Все более младшие разряды устанавливаются в соответствии с принятым алгоритмом в состояние, противоположное новому состоянию триггера, в. котором произошло изменение. Эту 4О операцию выполняет блок 18 управления памяти по кольцу обратной связи; второй выход блока 19 памяти « второй вход. блока 18 управления памятью - выход блока 18 управления памятью - первый вход блока 19 памяти.

Блок 18 управления памятью представляет собой элементы ИЛИ по два на каждый разряд, кроме самоГо старшего, выходы которых подключены к .R;S-входам триггеров, а на их входы подаются продифференцированные импульсы с выходов триггеров Я и .R разрядов, причем связи заведены так, что при установке разряда в "0" нсе более младшие переводятся в ."1" и 55 наоборот. Чем более мпадший разряд, тем большее число импульсов может устанавливаться, поэтому растет число объединенных по ИЛИ входов.

При этом блок 23 пилот-сигнала, пред- Я) ставляющий собой четыре элементы совпадения, по количеству возможных дополнительных кодовых комбинаций с последующим объединением по их ИЛИ, вырабатывает кодовую комбинацию "00". 65

При появлении на втором входе. блока

23 пилот-сигнала уровня логической

"1" с выхода второго блока 13 сравнения вырабатывается комбинация

".00", при появлении на втором и четвертом входах логического "0" — комбинация "11", при появлении на нторо л входе уровня логического "0",на четвертом — уровня логического "1" и на первом - уровня логического "0" вырабатывается комбинация "10", в противном случае "01". Первый бит дополнительной кодовой комбинации записывается но втором блоке 5 коммутации к информации об истинном состоя нии четырех старших разрядон, посту-.. пающих с второго выхода второго ре- . гистра 10 памяти на шестой вход нторого блока 5 коммутации. Второй блок коммутации 5 представляет собой пять триггеров со схемами разрешения записи. В пятый триггер записывается информация о первом или втором бите дополнительной кодовой комбинации, а в четыре других может быть записа- на одна из возможных информаций. В данный момент записывается информация об истинном состоянии четырех старших разрядов с второго выхода второго регистра 10 памяти., Одновременно информация с выхода второго блока 13 сравнения поступает на второй вход второго блока 22 разрешения записи и запоминается в нем.

Второй блок 22 разрешения записи . представляет собой схемы разрешения для чеТырех разрядов кода, поступающих на era третий нход с третьего выхода второго регистра 10 памяти.

Разрешающими сигналами янляются сигналы с выходов триггерон, объединенных по ИЛИ, в которые .записаны выходные уровни второго и третьего блоков 13 и 14 сравнения. При .появлении хотя бы ва одном из этих выходов уровня логической "1" в следующем от-. счете второй блок 22 разрешения записи записывает по Р -5-входам триггеров блока 19 памяти информацию об истинном состоянии четырех старших — . разрядов и передает эту же информацию в канал связи посредством второго блока 5 коммутации. Если второй блок

13 сравнения свидетельствует .об отсутствии изменений в старших разрядах, уровень логического "0" на выходе, то переданная информация зависит от результата сравнения в блоках

14 и 15 сравнения. Если на первом ныходе третьего блока 14 сравнения уровень логического "0" (отсутствие изменений), то через первый блок 21 разрешения записи в блок 19 памяти но третьему и четвертому входам записывается информация об истинном состоянии шести разрядов кода с третьего выхода второго регистра 10 памяти.

1059702

Одновременно два младших разряда записываются в блок 20 памяти младших разрядов с второго выхода первого блока 21 разрешения записи.

Блок 20 памяти мпадших разрядов представляет собой два триггера, запись в которые производится no g -5-входам. В следующем отсчете информация об этих разрядах передается в канал связи вторым блоком 5 коммута)ции, третий вход которого соединен с выходом блока 20 памяти младших разрядов. В очередном отсчете первый ,блок 12 сравнения определяет изменения символов в трех младших разрядах, а блок 16 выбора передаваемых символов передает в канал связи посредством блока 17 кодирования разрешения изменения. Блок 17 кодирования представляет собой шифратор, осуществляющий кодирование в двоичном коде восьми входов. Блок 18 управления памятью, первый вход которого соединен с пер- вым выходом блока 16 выбора передаваемых символов, устанавливает разряды блока 19 памяти в состояние, противоположное новому изменению разряда.

Первый блок 12 сравнения представ- Я ляет собой сумматоры по модулю два по одному на каждую разрешенную к передаче группу изменений, а блок

16 выбора передаваемых символов элементы запрета на каждое разрешенное изменение, причем изменение в более старшем разряде запрещает изменения в более младших разрядах. Если на выходе третьего блока 14 сравнения уровень логической "1" (наличие изменений ), то посредством второго блока 22 разрешения записи в следующем отсчете передается истинное значение четырех старших разрядов, а блок 23 пилот-сигнала вырабатывает комбинацию "10". Если на выходе четвертого блока 15 сравнения уровень логической "1" (наличие изменений ), то в старших разрядах между (i-1) и i --м отсчетами )-й строки вырабатывается комбинация "01". Информация о синхросигнале передается специальным кодом с выхода формирователя 6 кода синхронизации через блок 17 кодирования. Формирователь 6 кода синхронизации представляет собой мультиплексор, на входах которого установлен, например, код Баркера, который списывается в канал связи при прохождении строчных и кадровых гасящих интервалов с выхода блока 1 установки опорного уровня.

Таким образом, введение нового блока и связей позволит повысить четкость восстановленного изображения до 580 строк за счет уменьшения искажений телевизионного сигнала.

1059702

ВНИИПИ Заказ 9859/59 Тираж 677 Подписное, ° Фй ВЮ ФФЕВ В М М ю е ею ю ю ° » аев ае ае ю юе е» ю ае (Фукал ППП "Патент", r.óæãîðîä, ул.Проектная,4