Цифровой фазометр
СОЮЗ GOBETCHHX
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (И) 3(51) G 0 1 R 2 5 0.8
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ABTOPCHOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3445162/18-21 (22) 28.05.82 (46) 15.12.83. Бюл. Р 46 (72) И.К. Крылов,: M.A. Назаров и Б.Г. Рыжков (53) 621. 317. 273 (088. 8) (56) 1. Авторское свидетельство СССР Р 308382, кл. G 01 R 25/00, 1970
2. Авторское свидетельство СССР
9 706794, кл. G 01 R 25/08, 1978. (4)(57) ЦИфРОВОй ФАЗОМЕТР, соДеРжа щий два формирователя входных сигналов, формирователь временного интер вала, выход .которого подключен к входу интегратора, а входы - к выходам формирователей sxoäíûõ сигналов, делитель частоты, подключенный к выходу второго формирователя входных сигналов, последовательно соединенные-. основной компаратор, первый элемент совладения и счетчик импульсов,. причем вход установки счетчика импульсов в нулевое состояние подключен к пер«. вому выходу делителя частоты, а пер" вый вход основного компараторак выходу интегратора, цифроаналоговый преобразователь, а также блок считывания и индикации, состоящий из.; блока памяти,- дешифратора и индикатора, отличающийся тем, что, с целью повышения точности измерения и расширения диапазона частот в него введены блок формирования М
1 б I эталонных уровней напряжения, состоящий иэ резистивного делителя напряжения на К выходов, включенного между корпусом и генератором тока, последовательно включенные блок из я-1 дополнительных компараторов и шифратор второй элемент сов адения, выход которого подключен к тактовому входу блока памяти, а первый вход через инвертор соединен с выходом основного комнаратора, при этом вторые входы первого и второго элементов совпадения объединены и подключены к второму выходу делителя частоты, информационные входы младших и старших разрядов блока памяти е соединены соответственно с выходами шифратора и счетчика импульсов, выход счетчика подключен также к цифроаналоговому преобразователю, выход цифроаналогового преобразователя соединен с блоком формирования эталонных уровней, выходы которогб соответственно подключены ко вторым входам основного и дополнительных компараторов, а первые входы последних объединены и подключены к первому входу основного компаратора,при этом выходблока памяти через дешифратор подключен к индикатору, а входы шифратора - ° к выходам дополнительных компа раторов
1061063
Изобретение относится к измерител1, ной технике и предназначено для изме-" рения и индикации разности фаз двух синусоидаль ных сигналов, à T а кже может быть использовано при повторении преобразователей сдвига двух сигналов в цифровой код.
Известен цифровой фазометр с расширением фазового интервала, содержащий формирователи входных сигналов, блок формирования расширенного интервала, пропорционального сдвигу фаз входных сигналов, элементы управления счетом, счетчик и цифровое стсчетное устройство (1)
Недостаткам этого устройства яв- 15 ляется низкая точность, обусловленная нелинейностью генераторов линейно изменяющегося напряжения и нестабиль" ностью момента срабатывания компара.: тора. 20
Иэ вестен также цифровой фазоме: р, содержащий формирователи входных сигналов, формирователь временного интервала, выход которого подключен к входу интегратора эа период, а 25 входы — к выходам формирователей входных сигналов, последа ватель но соединенные цифроаналоговый преобразователь, компаратор, элемент совпадения и счетчик импульсов, делитель частоты, подключенный к второму формирователю входных сигналов, . к фсрмирователю временного интервала и .элементу совпадения, при этом первый выход делителя частоты соединен со входом цифроаналогового преобразователя, а выход интегратора за период — с вторым входом компаратора, Фаэомер,кроме того, содержит устройство отсчета и индикации, состоящее иэ блока памяти, дешифратора и инци- 40 катора, причем входы установки счетчика и блока памяти в нулевое состояние объединены и подключены к второму выходу делителя частоты Г2) .
Недостатком известного устройст за "45 являются невысокая точность измерения и малый диапазон частот исследуемых сигналов.
Цель изобретения — повышение точ" ности измерения и расширение диапазона частот исследуемых сигналов.
Поставленная цель достигается тем, что в цифровой фазометр,содержащий два формирователя входных сигналов, формирователь временного интервала, выход которого подключен к входу интегратора, а входы — к выходам формирователей входных сигналсв, делитель частоты, подключенный к выходу второго формирователя входных 60 сигналов, последовательно соединенные основной компаратор, первый элемент совпадения и счетчик импульсов, причем вход установки счетчика импульсов в нулевое состояние подключен к первоьц выходу делителя частоты, а первый вход основного компаратора к выходу интегратора, цифроаналоговый преобразователь, а также блок считывания и индикации, состоящий из блока памяти, дешифратора и инди катop а, дополнительно введены блок формирования W эталонных уровней напряжения, состоящий иэ резистивного делителя напряжения на N выходов, включенного между корпусом и генератором тока, последовательно включенные блок из N — 1 дополнительных компараторов и шифратор, второй элемент совпадения, выход которого подключен к тактовому входу блока памяти, а первый вход через инвертор соединен с выходом основного компаратора, при этом вторые входы первого и второго элемен" тов сов.тадения объединены и подключены к второму выходу делителя частоты, информационные входы младших и старших разрядов блока памяти соединены соответственно с выхода" ми шифратора и счетчика импульсов, выход счетчика подключен также к цифроаналоговому преобразователю, выход цифроаналогового преобразователя соединен с блоком формирования эталонных уровней, выходы которого соответственно подключены к вторым входам основного и дополнительных компараторов, а первые входы последних объединены и подключены к первому входу основного компаратора, при этом выход блока памяти через дешифратор подключен к индикатору, а входы шифратора — к выходам дополННТр:òüöûõ компараторов.
На фиг, 1 приведена структурная схема цифрового фазометра; на фиг. 2 и 3 — временные диаграммы работы устроиства.
Устройство содержит два формирователя 1 и 2 входных сигналов, формирователь 3 временного интервала, делитель 4 частоты, цифроаналоговый преобразователь 5, интегратор 6, ос=новной компаратор 7, первый элемент
8 совпадения, счетчик 9 импульсов, блок 10 считывания и индикации, включающий блок 11 памяти, дешифратор 12 и индикатор 13, блок 14 формирования
N эталонных уровней напряжения, состоящий например, иэ реэистивного делителя на kl выходов, включенного между корпусом и генератором 15 тока, блок 16, включающий W дополнительных компараторов 17, шифратор 18, интегратор 19, второй элемент 20 совпадения.
Выходы формирователей 1 и 2 соединены с входами формирователя 3
"вр менного интервала, выход которого через интегратор 6 соегинен со входами основного и дополнительных компа10б1063 раторов 7 и 17 соответственно, вто= рые входы которых соединены с выходами блока 14, при этом вход блока
14 соединен с выходом цифроаналогового преобразователя 5, вход которого соединен выходом счетчика 9 и 5 входом блока 11 памяти, а второй вход последнего соединен с выходом шифратора 18, входами соединенного с выходами дополнительных компараторов 17, выходы делителя 4. частоты () непосредственно и через элемент 8 совпадения соединены с входами счетчика 9, ныход основного компаратора
7 через иннертор 19 соединен с одним нходом второго элемента 20 совпа. 15 дения, другой вход которого ссединен с выходом делителя 4 частоты и вхо дом первого элемента 8 совпадения, а выход через блок 11 памяти и дешифратор 12 с входом индикатора 13, при 2О этом выход основного компаратора 7 (соединен с другим входом первого элемента 8 совпадения и входом инвертора 19.
На фиг. 2 и 3 обозначено: 04,U» - напряжения на первом и втором выходах делителя 4 частоты соответственно; 07 - выходное напряжение компаРатора 7; 08 †.напряжение на выходе первого элемента совпадения 8 Оч ...,U!) — напряжения выходных разрядов счетчика 9 импульсов; 1у — выходной ток. цифроаналогового преобразователя
5; Ue — выходное напряжение интеграто-.
Ра б; U!»,... !0,» — эталонные уровни напряжения, формируемые блоком 14 совместно с цифроаналоговым преобразователем 5; (!д,..., U, — напряжение на выходах компараторов 17. ! !!l
I (8 () !8 — напряжения разрядон двоичного кода на выходе шифратора 40
18; " Ofïб !! ! ° ° ° I „ I ц I ° ° ° I напряжения РазРядов выходно- 45 го двоичного кода блока памяти 11 ° Цифровой фазометр работает следующим образом. Формирователи 1 и 2 преобразуют входные синусоидальные сигналы в меандр с сохранением фазового сдвига между сигналами. B формирователе 3 происходит выделение информации о разности фаз в виде импульсов, длительность которых пропорциональна сдвигу фаэ исследуемых сигналов. В интеграторе б эти импульсы преобразуются в квазипостоянное напряжение Об (фиг. 2ж) с уровнем, пропорциональным длительности импульсов и, 60 следовательно, фазовому сдвигу между входными сигналами. Блок 14 совместно с цифроаналоговым преобразователем (ЦАП) 5, который построен, например, по схеме преобразователя! 1 код — ток, формирует подвижную сетку из М эталонных уровней напРяжения UI»,... V»» (фиг. 2 ), изменяющихся по ступенчатому пило-! образному закону и смещенных относительно друг друга на величину " и hU = — М где ь0„- квант ступенчатого пилообразного напряжения, формируемого с помощью цифроаналогового преобразователя 5 и резистора блока 14 ° Смещение уровней напряжения() м (» ° ° °, О,» на величину a Uy!! относитель но друг друга обеспечивается за счет тока генератора 15 тока, протекающего в делителе блока 14 (выходные токи компараторов ll незначительны и влиянием их на укаэанные напряжения можно пренебречь). Величина кванта ступенчатого напряжения к()„ в выражении :(1) определяется разрядностью счетчика 9 импульсов и максимальным значением напРЯжениЯ 08 ма«с выхода интегРатора б и равна I аll„=» бМакС ! !!- 1 где Tl — число разрядов счетчика 9 импульсов,- равное числу старших разрядов выходного кода. Заданное значение кванта напряжения 6 U!! обеспечивается соответствующим выбором величины кванта тока, который формируется (как показано на фиг, 2 ) в цифроаналоговом преобразователе 5, и сопрЬтивления резистора блока 14. Число М в выражении (1), хаРакте- ризуещее количество (М-1) .дополнительно введенных в устройство компараторов 17, зависит OT числа ! младших разрядов выходного кода фазометра, определяемых в устройстве методом считывания (т.,е. параллельно),и рассчитывается в соответствии с равенством М = "! Учитывая, что при,m 5 происходит резкое увеличение объема обору дования устройства за счет большого количества дополнительных компарато ров 17, число (т) младших разрядов выходного кода, определяемых парал" лельно, целесообразно выбирать не более трех-четырех. Компараторы 7 и 17 осуществляют сравнение напряжения Ц с интегратора б с сеткой эталонных уровней напряжения U»4 °, О» (фиг.2ж) . ,На интервале времени от 6<» до (! пока напряжение 46 превышает И-й 106106 3 (наибольший в данном тексте работы счетчика 9) эталонный уровень, состояние компараторов 7 и 17 не изменяется (фиг. 2 Ь и фиг. 3 a ) и счетные импульсы 0< (фиг.2б) с делителя 4 частоты через открытый элемент 8 совпадения (I8 (фиг.2t) поступают на счетчик 9. В соответствии с выходным кодом счетчика 9 ()9 (фиг. 2 ) изменяется выходной ток 1 (фиг. 2e) цифроаналогового преобразователя 5 и,,1О следовательно, происходит дальнейшее ступенчатое увеличение эталон1 Л ных уровней напряжения ()<4,...,(), фокусируеьых в блоке 14. На выходе инвертора 19 формируется низкий 1э уровень напряжения 0щ9 (фиг. 3Ы, в результате чего элемент 20 совпадения закрыт и в блоке 11 памяти сохраняется код (фиг, 39), соответствующий результату предыдущего из-,Я мерения. Как только(при t = t ) напряжение ()6 (фиг. 24) с интегратора 6 окажет.ся меньше некоторых иэ М эталонных уровней напряжения, компаратор 7 и 25 соответствующие компараторы 17 изменят свои состояния. На выходе компаратора 7 формируется импульс Оу (Фиг.2Ь), длительность которого пропорциональна напряжению с выхода интегратора б (т.е. пропорциональна разности фаэ входных сигналов) и (коэффициенту деления делителя 4 час тоты по второму выходу. После срабатывания компаратора 7 элемент 8 совпадения закрывается, прекращается поступление счетных импульсов ИЕ (фиг. 2с) на вход счетчика 9 и осуществляется фиксация результата измерения длительности расширенного . Фазового интервала времени с диск- 40 ретностью (точностью) младшего разря да счетчика 9 импульсов, соответствующего младшему разряду группы из ln старших разрядов выходного кода„ По состоянию дополнительны < комю параторов 17 блока 16 l),y p LI" и (фиг. За) в шифраторе 18 формируечся двоичный код 0 8 р ° ° р О ™ уточняющий фазовый сдвиг в йреде<ах младшего разряда группы старших 1-Ъэрядов, т. е. определяется Ф младших разрядов выходного кода. Таким об"разом, уровень выходного напряжения Ц интегратора б, пропорциональный измеряемому фазовому сдвигу, преобразуется в (m+ n ) -разрядный двоичный . код. Считывание кода, пропорционально ro фазовому сдвигу, зафиксированному в счетчике 9 (и разрядов, фиг. 2g) и сформированного в шифраторе 18 (m разрядов, фиг. 35) осуществляется в блоке памяти 11 (фиг. 34:) импульсом считывания О о (фиг. 32), сформиро" ванным инвертором 19 и элементом 20 после срабатывания компаратора 7 (в момент времени t tg ). Сброс счетчика 9 импульсов в исходное (нулевое) состояние осуществляется в момент времени 1 = t им-! пульсами 04 (фиг. 2с() с первого выхода делителя 4 частоты. Период следования этих импульсов определяет длительность цикла измерения. После установки счетчика 9 импульсов в нулевое сосояние на выходах блока 14 формирования эталонных уровней напряжения устанавливаются минималь ные уровни напряжений и цикл, измерения повторяется. Предлагаемый цифровой измеритель позволяет выполнять более точное (с меньшей дискретно-стью) измерение фазового сдвига при меньшей частоте повторения счетных импульсов, что позволяет снизить требования к быстродействию счетчика 4 импульсов и цифроаналогового преобразователя 5 и, следовательно, расширить диапазон частот исследуемых сигналов. 1061063 1061063 д2 дЗ и-г t7 уМ-1 1Т. 1 018 й i8 6 (т f8 18 в v„< р Vg и, g gyp /а» ff д(т тМ ti tt 4 Подписное комитета СССР и от,крытий Рауюская наб., д. 4/5 Заказ 10033/47 Тираж 710 ВНИИПИ Государственного по делам иэобретений 113035, Москва, Ж-35, Филиал ППП Патент, г. Ужгород ул. Проектная, 4 Составитель М. Катанова Редактор Л. Повхан Техред Т.Маточка Корректор М. Шароши
