Цифровой частотный детектор

 

ЦИФРОВОЙ ЧАСТОТНЫЙ ДЕТЕКТОР, содержащий входной формирователь, первый триггер, логический ключ, тактовый генератор, первый и второй счетчики, дешифратор, переключатель детектируемой, частоты и соединенные последовательно выходной формирователь и фильтр нижних частот, при этом выход входного формирователя соединен с к -входом первого триггера, прямой выход которого подключен ко входу логического ключа, выход логического ключа соединен с выходом тактового генератора и со счетным входом первого счетчика, выходы которого подсоединены к первым входам дешифратора, вторые входы дешифратора подключены к переключателю детектируемой частоты, а выход дешифратора соединен со счетным, входом второго счетчика, отличающийся тем, что, с целью повышения помехозащищенности , в него введены последовательно соединенные первый инвертор и элемент И, второй инвертор и второй триггер, причем вход первого инвертора подключен к выходу входногоформироватёля , выход элемента И соединен с установочными входамипервого (П и второго счетчиков, выход дешифратора подсоединен к счетному входу второго триггера, инверсный выход которого соединен со вторым входом элемента: И, счетным входом первого триггера и входом выходного формирователя , а между выходом второго счет чика и R-вхЬдом второго триггера включен второй инвертор

COOS СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ . РЕСПУБЛИК

М59 Н 03 Р 3 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, - .

Н АВТОРСКОМУ СВИДЕП":ЛЬСТВ,Ф

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

fata PemM ИЗОБРЕТЕНИЙ И ОТНРЫТИй (21) 3431188/18-09 (22) 26.04.82

{46) 15,12.83. Вюл, Ф 46 (72) Л.Е.Добродняк, И.П.Карплюк и Ê;Å.Фриш (71) Львовский ордена Ленина политехнический институт им.Ленинского комсомола (53) 621.376.33(088.8) (56) 1, Патент Японии М 52-352Л4, кл. 98/5/Е21, кл. Н 03 0 3/00, 08 ° 09. 77.

2. Авторское свидетельство СССР

9 841081, кл. H 03 D 81 (прототип). (54)(57) ЦИФРОВОЙ ЧАСТОТНЫЙ ДЕТЕКТОР, содержащий входной формирователь, первый триггер, логический ключ, тактовый генератор, первый и второй счетчики, дешифратор, переключатель .детектируемой частоты и соединенные последовательно выходной формирователь и фильтр нижних частот, при этом выход входного формирователя со-. единен с Р -входом первого триггера, прямой выход которого подключен ко входу логического ключа, выход логического ключа соединен с выходом тактового генератора и со счетным входом первого счетчика, выходы которого подсоединены к первым входам дешифратора, вторые входы дешифрато-. ра подключены к переключателю детектируемой частоты, а выход дешифратора соединен со счетным входом второго счетчика, отличающийся тем, что, с целью повышения помехозащищенности, в него введены последовательно соединенные первый инвертор и элемент И, второй инвертор и второй триггер, причем вход первого инвертора подключен к выходу входногоформирователя, выход элемента И сое- @ динен с установочными входами. первого и второго счетчиков, выход дешифратора подсоединен к счетному входу второго триггера, инверсный выход которого соединен со вторым входом элемента Й, счетным входом первого Я триггера и входом выходного формирователя, а между выходом второго счет: чика и R-входом второго триггера включен второй инвертор

1061241

Изобретение относится к измерительной технике, спектрометрии и может быть использовано для частотного детектирования в широком диапазоне частот при наличии но входном сигнале высокочастотных помех и

5 шумов.

Известен цифроной частотный детектор, содержащий ограничитель входных сигналов, сумматор по модулю два, делитель частоты, элемент И, тактоный1О генератор и фильтр нижних частот L1$., Изнестный частотный детектор характеризуется большой погрешностью детектирования, зависящей от формы входного сигнала; качества входного ограничителя.и от вида помех, а также ограниченным частотным диапазоном.

Наиболее близким к изобретению является цифровой частотный детектор, содержащий входной формирователь, пер-< gO вый триггер, логический ключ, тактовый генератор, первый и второй счетчики, дешифратор, переключатель детектируемой частоты и соединенные последовательно выходной формирователь и фильтр ъ5 нижних частот, при этом выход входного Формирователя соединен с Р -входом первого триггера, прямой ныход которого подключен ко входу логического ключа, выход логического ключа соединен с выходом тактового генератора и со счетным входом первого счетчика, выходы которого подсоединены к первым входам дешифратора, вторые входы дешифратора подключены к переключателю детектируемой частоты, а 35. выход дешифратора соединен со счетным входом второго счетчика 2, Данный цифровой частотный детектор отличается невысокой помехозащищенностью и его целесообразно исполь-4О зовать в устройствах с предварительной фильтрацией, либо в устройствах с малым уровнем помех.

Цель изобретения - повышение помехозащищенности. 45

Для достижения цели в известный цифровой частотный детектор, содержащий входной формирователь, первый триггер, логический ключ, тактовый генератор, первый и второй счетчики, 5п дешифратор, переключатель детектируемой частоты и соединенные последова." тельно выходной формирователь и фильтр нижних частот, при этом выход входного Формирователя соединен с К -входом первого триггера, прямой выход

55 которого подключен ко входу логического ключа, выход логического ключа соединен с выходом тактового генератора и со счетным входом первого счетчика, выходы которого подсоедине-ОО ны к первым входам дешифратора, вто рые входы дешифратора подключены к переключателю детектируемой частоты, а выход дешифратора соединен со счетным входом второго счетчика, в 65 него введены последовательно соединенные первый иннертор и элемент И, второй инвертор и второй триггер, причем нход первого инвертора подключен к выходу входного .Формирователя, выход элемента И соединен с установочными входами первого и второго счетчиков, выход дешифратора подсоединен к счетному входу второго триггера, инверсный выход которого соединен со вторым входом элемента И, счетным входом первого триггера и входом выходного формирователя, а между выходом второго счетчика и

Р-входом второго триггера включен второй инвертор.

На фиг. 1 представлена структурная схема предлагаемого цифрового частотного детектора, на фиг. 2 принципиальная схема выходного Формирователя.

Цифровой частотный детектор содержит входной формирователь 1, первый триггер 2, логический ключ 3, тактовый генератор 4, перный и второй счетчики 5 и 6, дешифратор 7, переключатель 8 детектируемой частоты, выходной формирователь 9, фильтр 10 нижних частот, первый инвертор 11, элемент И 12, второй инвертор 13, второй триггер 14, резисторы 15 и 16, при этом выходной формирователь 9 содержит инвертор 17, резистор 18, тран-зисторы 19 и 20, стабилитроны 21 и

22, резисторы 23-27.

Цифровой частотный детектор работает следующим образом.

Ь момент перехода. входного сигнала из "плюса" в "минус" первый триггер 2 по установочному Я-входу устанавливается в состояние "0" по прямому выходу. Логический ключ Э раскорачивает генератор 4 и разрешает прохождение тактовых импульсов на счетный вход первого счетчика 5. В это время второй триггер 14 находится в состоянии "1" по инверсному выходу.

На выходе выходного формирователя 9 имеется потенциал -у,„ . Дл появления перехода входного сигнала через нуль (из "минуса" в "плюс") на обоих входах элемента И 12 имеется потенциал логической "1", следовательно, на его выходе и установочных И -входах счетчиков 5 и 6 имеется потенциал логической "1", который запрещает счет.

От момента появления импульса на выходе входного формирователя 1 до его «окончания на выходе элемента

И 12 устанавливается потенциал логического "0", счетчик 5 начинает считать, а так как импульс на выходе формирователя 1 имеет длительность меньше

Т /2 Н, то на выходе дешифратора потенциал логической "1" не появляется, а в момент появления импульса исчетчики 5 и 6 устанавливаются в состояние "0", 10ф1241

В момент появления переднего фронта импульса на выходе элемента

И 12 появляется потенциал логического

"0", счетчик 5 начинает считать и через время fo/2 Б на выходе дещифратора 7 появляется потенциал логической "1", который устанавливает второй триггер 14 в состояние "0" по инверсному выходу. При этом на выходе выходного формирователя 9 появляется потенциал +Ч,„, начинается f0 выработка импульса длительностью

Т /2. Так как триггер 14 по инверс ному выходу находится в состоянии "О", форма входного сигнала не влияет иа это состояние триггера 14 и иа гене- рацию импульса длительностью Т, /2 потенциалом +Чц,„ на выходе формирователя 9.

В момент окончания. генерации иМпульса длительностью Т0/2 на выходе второго счетчика 6 появляется потенци ал логической "1", триггер 14 опрокидывается и íà его инверсном выходе .появляется потенциал логической "1",,который Опрокидывает тригrep состояние "1", закорачивает выход генератора 4, при этом на выходе вы1ждиого формирователя 9 появляется потенциал -v и устройство возвращается в исходное состояние.

ЗО и момент перехода входного сигнала

1через нуль (иэ "плюса" в "минус") первый триггер 2 опрокидывается, логический ключ 3 раскорачивает выход генератора 4 и счетные импульсы начинают поступать на счетный вход счетчика 5. Однако длительность последующих импульсов короче (воздействует

meeexa) чем необходимая длительность запускающего импульса, т.е. Т„/2"И, следовательно, следующий цикл выработки40 импульса длительностью To/2 начинается в момент перехода входного сигнала через нуль (из "минуса" в

"плюс" ) в следующем периоде Т„.

Длительность положительного потеы-45 циала на выходе формирователя 9 равна половине периода выбранной детектируемой частоты Тэ/2, длительность отрицательного потенциала на выходе формирователя 9 равна Т „- Тц/2, где

Т„ - период детектируемой частоты.

Потенциал положительного и отрицательного импульсов по модулю равны. Следовательно, сигнал на выходе фильтра 10 нижних частот линейно

1 пропорционален разности длительностей импульсов и описывается уравнением

Y f

v, = --"- (т - т„)= vÄ(-"- -1) (1) т1 ГО где v — максимальное напряжение на м выходе формирователя 9

Т f - период и частота тактоg У р ! вого генератора 4;

Т„,fÄ вЂ” период и частота входного сигнала.

Тактовый генератор 4 выполнен по схеме с трансформаторной связью.

Логический ключ 3 представляет собой интегральную микросхему (иапример, К133ЛА8) с открытым коллектором.

Через резисторы 15 и 16 на Р-входы обоих триггеров подается потенциал логической "1". Выходной формирователь 9 содержит инвертор 17, резистор 18 и два источника тока: положительной полярности иа транзисторе 19, стабилитро Гб 21 и резисторах 23 и. 24 и отрицательной полярности. на транзисторе 20, стабилитроне 22, резисторах 25 и 26, а также суммирующий резистор 27.

Для обеспечения правильной работы предлагаемого цйфрового частотного детектора должны выполняться следующие условия: наличие в каждом периоде детектируемого сигнала хотя бы одного импульса длительностью боль-, шей Т /2 N расстояние между двумя импульсами в двух соседних периодах должно быть не меньше Т " Ж где о

5+1

N - число разрядов двоичного счетчика 6.

Так как период .Т вЂ” определение общее для сигналов любой формы, то уравнение (1) можно представить в соответствии с циклом работы цифрового частотного детектора (2) тx.

Таким образом, предлагаемый цифровой частотный детектор детектирует частотно-модулированные сигналы в присутствии высокочастотных помех с той же точностью, что и известное устройство, или, другими словами, обладает большей помехозащищенностью.

1061241

Составитель B. Цветков

Редактор М. Келемеш Техред Ж.Кастелевич Корректор A. Дзятко:

Заказ 10057/56 Тираж 936 Подписное

ВНИИПИ Государственного. комитета СССР

1 по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб. д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4