Делительное устройство
ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее ключ, первый вывод которо го подключен к первому входу дифференциального усилительного блока, выход которого соединен с первым информационный входом интегратора. второй вход которого является сигнала-делимого, выход нитагра тора через первый масштабный резистор подключен к инвертирующему входу операционного усилителя, выход которого является выходом устройства и соединен с управляющим входом ключа, второй выво которого является входом сигнала-делителя, второй масштабный резистор первый вывод которого подключен к инвертирующему входу операционногоусилителя, неинвертирующий вход которого соеди-. нен с шиной нулевого потенциала, отличающееся т«м, что, с целью расширения диапазона сигналаделителя , второй вывод ключа соединен с вторым входом дифференциальО ) ного усилительного блока, выход которого подключен к второму выводу второго масштабного резистора. ел Ф Сб
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
1(51) G 06 G 7 16
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3514190/18-24 (22) 22,11.82 (46) 30,01.84. Бюл, М 4 (72) Ю.И.Гантимуров и N.Ã.Áåðäè÷åâский (71) Производственное объединение Краснодарский ЗИП (53) 681.335(088,8) (56) 1. Патент Японии 9 55-47421, кл, 6 06 Q 7/16, опублик. 1980.
2. Мартяшин А.И. и др. Преобразователи электрических параметров для систем контроля и измерения.
М., Энергия, 1976, с. 58-59, рис. 2-5 (прототип). (54)(57) ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее ключ, первый вывод которо" го подключен к первому входу дифференциального усилительного блока, выход которого соединен с первым информационньм входом интегратора, I
„„sU„„ I0705ä A второй вход которого является входом сигнала-делимого, выход интегра тора через первый масштабный резистор подключен к инвертирующему входу операционного усилителя, выход которого является выходом устройства и соединен с управляющим входом ключа, второй вывод. которого является входом сигнала-делителя, второй масштабный резистор, первый вывод которого подключен к инвертирующему входу операционного- усилителя, неинвертирующий вход которого соеди-. нен с шиной нулевого потенциала, о т л и ч а ю щ е е с я тем, что, с целью расширения диапазона сигналаделителя, второй вывод ключа соеди- щ нен с вторым входом дифференциального усилительного блока, выход которого подключен к второму выводу второго масштабного резистора, 1070569
Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.
Известно делительное устройство, содержащее операционные усилители, логическую схему, блоки выделения модуля, делительный блок, блок ин- вертирования полярности напряжения и повторитель Г11., 40
Однако данное устройство имеет сложную функциональную схему.
Наиболее близким к предлагаемому является делительное устройство, содержащее источник двуполярного напряжения, являющегося делителем, вы-: ходы которого подключены к входам переключателя, выход которого соединен с первым .входом интегратора, второй вход интегратора соединен с источником сигнала-делимого, выход интегратора подключен к входу регенеративного компаратора, выход ко-! торого является: выходом устройства и соединен с управляющим входом переключателя (23. 25
Недостатком известного устройства ! является узкий диапазон изменения сигнала делителя, Цель изобретения — расширение диапазона сигнала-делителя. 30
Поставленная цель достиГается тем, что в делительном устройстве, содержащем ключ, первый вывод которого подключен к первому входу дифференциального усилительного блока, 35 выход которого соединен с первым информационным входом интегратора, второй вход которого является входом сигнала-делимого,> выход интегратора через первый масштабный рези- 40 стор подключен к инвертирующему входу операционного усилителя, выход которого является выходом устройства и соединен с управляющим входом ключа, второй выход которого является входом сигнала-делителя, второй масштабный резистор, первый вывод которого подключен к инвертирующему входу операционного усилителя, неинвертирующий вход которого соединен с шиной нулевого потенциала, второй вывод ключа соединен с вторым входом дифференциального усилительного блока, выход которогО подключен к второму выводу второго масштабного резистора, 55
На чертеже изображена функциональная схема предлагаемого делительного устройства, Устройство содержит ключ 1, дифференциальный усилительный блок 2, 60 интегратор 3, первый 4 и второй 5 масштабные резисторы, операционный усилитель 6, шину 7 нулевого потенциала, вход 8 сигнала-делителя, вход 9 сигнала-делителя, выход 10 устройства, первый 11, второй 12, третий 13 и четвертый 14 масштабные резисторы, операционный усилитель 15 усилительного блока 2, первый 16 и второй 17 масштабные резисторы и конденсатор 18 интегратора 3, Делительное устройство работает следующим образом.
Напряжение сигнала-делителя поступает на вход 8. Если ключ 1 замкнут, то это напряжение поступает на неинвертирующий вход операционного усилителя 15 дифференциального усилительного блока 2. Поэтому полярность напряжения на выходе дифференциального усилительного блока 2 одинакова с полярностью сигнала на блоке 8 ° В интеграторе 3 происходит интегрирование суммы напряжений сигнала-делимого с входа 9 и выхода дифференциального усилительного блока 2, Интегрирование длится до тех пор, пока напряжение на инвертирующем входе операционного усилителя 6 не станет равным нулю. Операционный усилитель б вместе с первым и вторым масштабными резисторами 4 и 5 образуют компаратор. При достижении нулевого уровня напряжения на выходе
1 перационного усилителя б изменяется олярность напряжения. В результате ключ 1 размыкается. Поэтому на выходе дифференциального усилительного блока 2 полярность напряжения изменяется и становится противоположной напряжению сигнала-делителя с входа 8, При этом скачком изменяется полярность напряжения на инвертирующем входе операционного усилителя 6, что удерживает его в новом состоянии.. При изменении полярности напряжение на выходе дифференциального усилительного блока 2 выходное напряжение интегратора 3 начинает изменяться в противоположном направлении до тех пор, пока напряжение на инвертирующем входе операционного .Усилителя б не станет равным нулю. На выходе операционного усилителя 6 напряжение возвращается в первоначальное состояние и ключ 1 размыкается. Затем весь процесс повторяется.
Время интегрирования напряжений сигнала-делимого с входа 9 и с выхода дифференциального усилительного блока 2 (при совпадении их полярности) до срабатывания операционного усилителя б
"гс /,. где 02 — выходное напряжение усилительного блока 2;
1070569
Подставив в (4) значения из (1) и (2), получим
4, Х= ) — . -s)
Л 9
f6 6
Следует учесть, что
Х=
2 1
Составитель 0.0траднов
Редактор Т.Мермелштейн Техред С.мигунова Корректор Г.Решетиик
Эаказ 11684/47 Тираж 699 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
- 113035, Москва, Ж-35,.Раушская наб., д. 4/5
Филиал ППП Патент, r.Óæãoðîä, ул.Проектная, 4 09 - напряжение сигнала-делимого с входа 9;.
Й Й .- величины сопротивлений цер16 11 вого и второго масштабных резисторов 16 и 17 интегратора 3;
C - -величина емкости конденсатора 18 и интегратора 3..
Время интегрирования этих напряжений при .несовпадении полярностей
02 С (2=+К06,., (З) где Ug — напряжение сигнала-делителя;
К - коэФФициент передачи усилительного блока 2.
Результат деления определяется из соотношения
Период преобразования
20 K С
Т=ф + 2 (Ь) ив" у
11 1Ь
Из уравнения (6) следует, что напряжение сигнала-делителя в знаме» нателе и числителе этого выражения: находится во второй степени, т.е. период преобразования изменяется
-незначительно в широком диапазоне изменения напряжения сигнала-дели20 т
Таким образом, предлагаемое делительное устройство по сравнению с известным характеризуется более ши.роким диапазоном изменения напряжения сигнала-делителя.
