Интегральный нейрон

 

ИНТЕГРАЛЬНЫЙ НЕЙРОН, включающий шину питания, возбуждающие и тормозящие входы, сумматор, выполненный на основе переключающих транзисторов , и выход, отличающий с я тем, что, с целью расширения функциональных возможностей, в нейрон дополнительно введены шина питания и два сумматора, при этом все три сумматора имеют выходы, свои входные, выходные и расположенные между ними буферные транзисторы, выполненные в виде биполярных транзисторов с плазменной связью в общем высокоомном полупроводнике, причем первый и второй сумматоры имеют общие возбуждающие транзисторы, эмиттеры которых подсоединены к возбуждающим входам, эмиттеры выходных транзисторов всех трех сумматоров соединены с соответствующими выходами , через нагрузочные резисторы подключены к .первой шине питания и через шунтирующие резисторы соединены с базами этих же транзисторов, эмиттеры буферных транзисторов первого и второго сумматоров через первые шунтирующие резисторы соединены с базами этих же транзисторов и через нагрузочньш резисторы подключены ко второй шине питания, эмиттеры буферсл ных транзисторов третьего сумматора через вторые шунтирующие резисторы соединены с базами этих же транзисторов и подключены к эмиттерам соответствующих буферных транзисторов первого сумматора, причем сопротивление вторых шунтирующих резисторов превышает сопротивление первых шун тирующих резисторов по крайней мере NU на 20-50%, эмиттеры возбуждающих 00 транзисторов третьего сумматора под4;ik соединены к тормозящим входам. ел

СОЮЗ СОВЕТСКИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 45 А1 (51) 4 Н 01 Ь 27/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

21) 3296992/18-25

° °

22) 01. 06, 81

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

fl0 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (46) 15. 05. 89. Бюл. Р 18 (71) Московский физико-технический институт (72) Г.И.Фурсин (53) 621.382(088.8) (56) Свечников С.В., Лопов M.À. Микроэлектронный аналоговый процессор для матричного считывания изображений. — Микроэлектроника, 1981, т. 10, 1, с. 87-94.

Сочивко В.П. Электрические модели нейронов. - М. .. Энергия, 1965, с. 32-60, 77-79. (54)(57) ИНТЕГРАЛЬНЫЙ НЕЙРОН, включающий шину питания, возбуждающие и тормозящие входы, сумматор, выполненный на основе переключающих транзисторов, и выход, о т л и ч а ю— шийся тем, что,. с целью расширения функциональных возможностей, в нейрон дополнительно введены шина питания и два сумматора, при этом все три сумматора имеют выходы, свои входные, выходные и расположенные между ними буферные транзисторы, выполненные в виде биполярных транзисторов с плазменной связью в общем

Изобретение относится к области функциональной электроники и предназначено для производства полупроводниковых интегральных схем (ИС) .

Использование принципов нейронных, сетей является одним из перспективных направлений развития вычислительных устройств для ЭВМ. Например, 2 высокоомном полупроводнике, причем первый и второй сумматоры имеют общие возбуждающие транзисторы, эмиттеры которых подсоединены к возбуждающим входам, эмиттеры выходных транзисторов всех трех сумматоров

f соединены с соответствующими выходами, через нагрузочные резисторы подключены к первой шине питания и через шунтирующие резисторы соединены с базами этих же транзисторов, эмиттеры буферных транзисторов первого и второго сумматоров через первые шунтирующие резисторы соединены с базами этих же транзисторов и через нагрузочные резисторы подключены ко второй шине питания, эмиттеры буферных транзисторов третьего сумматора через вторые шунтирующие резисторы соединены с базами этих же транзисторов и подключены к эмиттерам соответствующих буферных транзисторов первого .сумматора, причем сопротивление вторых шунтирующих резисторов превышает сопротивление первых шунтирующих резисторов по крайней мере на 20-50Х, эмиттеры возбуждающих транзисторов третьего сумматора подсоединены к тормозящим входам. известна модель нейрона, которая содержит входы, выходы и сумматор, осуществляющий сложение возбуждающих и тормозящих сигналов. Недостатком такого интегрального нейрона является то, что сумматор в ней,выполнен на операционном усилителе, что при изменении температуры приводит к

1074345

55 сильному дрейфу его характеристик, резко увеличивающему ошибку при сложении сигналов. Для компенсации характеристик используют очень сложные термостабилизирующие цепочки, сводящие на нет преимущества нейронов в качестве очень компактных элементов.

Недостатком также является низкая помехоустойчивость и невысокие функциональные возможности.

Наиболее близким по своей технической сущности является интегральный нейрон, включающий шину питания, возбуждающие и тормозящие входы, сумматор, выполненный на основе перекгпочающих транзисторов, и выход.

Известный интегральный нейрон имеет невысокие функциональные воэможности из-за низкой помехоустойчивости и невозможности выполнения большого числа входов (10-20), ограничиваемого коэффициентом усиления переключающих транзисторов (обычно не более 20-100). При традиционной реализации интегрального не11рона на осно"

1 ве, например, И Л-элементов, многовходовый сумматор занимает большую площадь кристалла, на которой не может быть размещено более 10... 10 сумматоров при существующих допусках.

Кроме того, такой сумматор не сможет усиливать сигнал, для усиления .которого на большом числе выходов потребуется существенное усложнение схемы ячейки и резкое увеличение ее размеров. Низкая нагрузочная способность нейрона не позволяет реализовать большое число связей.

Цель изобретения — расширение функционалвных возможностей.

Это достигается тем, что s известном интегральном нейроне, включаю-. щем шину питания, возбуждающие и тормозящие входы, сумматор, выполненный на основе переключающих транзисторов, и выход в нейрон дополнительно введены шина питания и два сумматора, при этом все три сумматора имеют выходы, свои входные„ выходные и расположенные между ними буферные транзисторы, выполненные в виде биполярных транзисторов е плазменной связью в общем высокоомном полупроводнике, причем первый и второй сумматоры имеют общие возбуждающие транзисторы, эмиттеры которых подсоединены к возбуждающим входам, эмиттеры выходных транзисторов всех трех суммато5

30 ров соединены с соответствующими выходами, через нагрузочные резисторы подключены к первой шине питания и через шунтирующие резисторы соединены с базами этих же транзисторов, эмиттеры буферных транзисторов первого и второго сумматоров через первые шунтирующие резисторы соединены с базами этих же транзисторов и через нагрузочные резисторы подключены ко второй шине питания, эмиттеры бу" ферных транзисторов третьего сумматора через вторые шунтирующие резисторы соединены с базами этих же транзисторов и подключены к эмиттерам соответствующих буферных транзисторов первого сумматора, причем сопротивление вторых шунтирующих резисторов превышает сопротивление первых шунтирующих-резисторов по крайней мере на 20-50Х эмиттеры возбуждающих транзисторов третьего сумматора подсоединены к тормозящим входам.

В качестве переключающих биполярных транзисторов могут быть использованы модуляционные транзисторы или совмещенные дополняющие и-р-и и р-п-р транзисторы (тиристоры).

На фйг. представлен общий вид (с разрезом) интегрального нейрона; на фиг. 2 " временные диаграммы работы интегрального нейрона при пяти

° различных комбинациях входных сигналов ..

Интегральный нейрон содержит три выхода .1-3, возбуждающие входы 4 и тормозящие входы 5, три сумматора, выполненные на переключающих биполярных транзисторах с плазменной связью в общем высокоомном полупроводниКе 6 ° Каждый из трех сумматоров включает выходной транзистор с р-базами 7, 8 и 9 и и-эмиттерами 10, 11 и 12 соответственно, эмиттеры выходных транзисторов через нагруэочный резистор 13 подключены к первой ши- не питания 33. При этом эмиттер 10 выходного транзистора в первом сумматоре подключен к выходу 1, а эмиттеры 11 и 12 выходных транзисторов во втором и третьем сумматорах подключены соответственно к выходам 2 и 3. Каждый сумматор содержит также входные и буферные транзисторы, име" ющие общую зону влияния с соответствующими выходными транзисторами.

Входные транзисторы первого и второго сумматора являются общими и со1074345 держат р-базы 14 и расположенные в них и-эмиттеры 15, соединенные с возбуждающими входами 4. Входные транзисторы третьего сумматора содержат р-базы 16 с расположенными

1 в них Il-ýìèòòåðàìè 17, соединенные с тормозящими входами 5. Между входными и выходными транзисторами в каждом сумматоре расположены буферные транзисторы, образованные базовыми 18, 19 и 20 р-областями с выполненными в них и-эмиттерами 21, 22 и 23 соответственно. Эмиттеры.21-буферных транзисторов первого сумматора через нагрузочные резисторы 24 подключены ко второй шине 25 пит ния и через первые шунтирующие резисторы 26 соединены с базами 18 этих же транзисторов. Эмиттеры 23 буферных транзисторов третьего сумматора соединены через вторые шунтирующие резисторы 27 с их базами 20 и подклю-, чены к эмиттерам 21 буферных тран,зисторов первого сумматора. Эмиттеры

22 буферных транзисторов второго сумматора через нагрузочные резисторы 28 подключены ко второй шине питания 25 и через шунтирующие резисторы 29 соединены с базами 19 этих же транзисторов. Эмиттеры 10, 11 и 12 выходных транзисторов соединены . . с их базами 7, 8 и 9 через шунтирующие резисторы,.30. Под базовыми р-областями всех переключающих транзисторов расположены р-области 31 такого же типа проводимости, выводы 32 от которых заземлены. Сопротивления вторых шунтирующих резисторов 27 выбираются на 20-50Х больше сопротивлений первых шунтирующих резисторов

26, что обеспечивает запрещающую связь, направленную от буферных тран. зисторов третьего сумматора к буфер-, ным транзисторам первого сумматора.

Сигналы на возбуждающих входах 4 а.(i=l Ì) и на тормозящих входах

5 b-(j=l И) отрицательное напряжение относительно шины нулевого потенциала принимают лишь два значе-ния — логического "О", либо логичес-. кой "1". На выходах 2 и 3 сигналы определяются следующими фуйкциями:

M 0, если, à, < А;

С = i= I

l1

1, если ;-. а ъ А

i=1

О, если b,. < В;

3=1

ГТ

Ь,-В

3=1 и С3 а на выходе 1:

М,И (а; -b; )<с;

Ц1

И,11

:Е. (а,.-b; )» с;

ij=l

О, если

l, если где М и N — число возбуждающих и тормозящих входов 4 и 5 соответственно; А, В, C — пороги срабатывания второго, третьего и первого суммато20 ров, определяемые сопротивлениями ! шунтирующих резисторов 30 (либо дополнительным управляющим током положительной или отрицательной полярности, подаваемым на базовые р-области

8, 9, и 7 выходных транзисторов) .

Пороги срабатывания выбираются в пределах 1 АЗМ у 1 сВ<Н; 1<СсМ; Н<М. Сигналам С, С и С3 соответствует протекающий .через выходные транзисторы

30 ток, пропорциональный избыточной концентрации носителей заряда (концейтрации электронно-дырочной плазмы) в высокоомном слое полупроводника 6 между соответствующими р-базами 7, 8, 9 и р-областью 31. Сигналы

С С и 1, пропорциональные падению напряжения на выходах 1, 2 и 3 относительно шины нулевого потенци, ала, принимают противоположное логи40 ческое значение (то есть инвертируются) относительно соответствующих токовых сигналов С,, С и С3. При использовании в ячейке лишь инвертированных выходных сигналов области

45 31 могут быть выполнены общими для всей ячейки. Для работы ийтегрального нейрона используется трехфазное импульсное питание. Входные сигналы а. и b„ подаются в первую фазу, вы- .

50 ходные сигналы с С снимаются в тре тью,фаз у (фиг ..2) °

Принцип действия поясним для трех возбуждающих и трех тормозящих входов (М = N = 3). Пусть пороги сраба55 тывания всех сумматоров одинаковые и равны А=В=С=2, на все тормозящие входы в первую фазу поданы логические "0", а на один из возбуждающих входов подана логическая "1", напри74345

7 !о мер а, = 1. Во вторую фазу электрон- но-дырочная плазма от первого входного транзистора в первом и втором сумма торах до стигает первых буфе рных транзисторов, и к началу третьей фазы часть ее .дистигает выходных транзисторов первого и второго сумматоров ° Однако вследствие выбранного порога выходные транзисторы не регенерируют этот сигнал, оставаясь в третью фазу в выключенном состоянии с большим сопротивлением. Также в выключенном состоянии остается выходной транзистор третьего сумматора.

Поэтому токовые сигналы С С и С в (1 третьей фазе при рассмотренной комбинации сигналов отсутствуют, соответствуя логическим "0" (С, = С = Сз

=О), а напряженные на выходах 1, 2 3 наоборот соответствуют логическим "1", то есть С = С = С = I (первая комэ бинация на фиг. 1, где символы Ф и

Ф соответствуют напряжению импульс3 ного питания на шинах 25 и 33 соответственно)

Если возбуждающие сигналы поданы на два входа 4, а тормозящие сигналы по прежнему отсутствуют (Ъ =Ь =Ь =

1 2 3

=О), то к началу третьей фазы выходных транзисторов в первом и втором сумматорах достигает такое количество электронно-дырочной плазмы, которое при выбранных порогах А = С = 2 оказывается достаточным для регенерации плазмы выходными транзисторами в третьей фазе и их включения.

При этом становится С = С = 1 и л л1 соответственно С = С = О. Посколь1 и ку на тормозящие входы ячейки логические "1" не подавались, то электронно-дырочная плазма в слое полупроводника б, общего для всех транзисторов третьего сумматора, отсутствует, и С = О, à С = 1 (2-ая комбинация сигналов на фиг. 2). (Пусть по-п режнему на два во з буждающих входа поданы логические "1" а1.= аz = 1, а = О. Пусть теперь на один из тормозящих входов подается логическая "1", например, Ь = 1, Ь = Ь = О. Теперь по прежнему

С = 1, но С, = О, так как теперь вследствие запрета на включение первого буферного транзистора в первом сумматоре к его выходному транзистору к началу третьей фазы будет поступать плазма лишь от второго буферного транзистора, которой будет недостаточно для регенерации сигнала .выходным транзистором в третьей фазе, и он останется в выключенном состоянии. В таком же состоянии останется и выходной транзистор третьего сумматора, поскольку в него поступает плазма лишь от первого буферного транзистора, которой при выбранном пороге, срабатывания В = 2 недостаточно для регенерации в третьей фазе. Поэтому, по-прежнему С = О л л

3 и Сэ — 1, и С вЂ” 1, C — О (3-я ком- . бинация сигналов на фиг. 2).

Если сохранится Ъ1 = I но теперь на все возбуждающие входы будут поданы логические "I", то, очевидно, электронно-дырочкой плазмы будет до-, статочно для включения выходных транзисторов как во втором, так и первом сумматорах. Поэтому станет

С, = С = I, и по-прежнему останется

С = О; на инвертирующих выходах ячейки станет С = С = О и С = 1

1 (4-я комбинация сигнало в на . фиг. 2) .

Если же сохранятся сигналы а = а =

= a> = 1, но тормозящие сигналы будут поступать в третью фазу на два входа 5, например (для определенно30 сти) Ь1 = О и Ъ = Ь = .1, то в. третью фазу логические "1" появляется на плазменных выходах второго и третьеro сумматора. 1-,"а первом выходе будет С = О, так как в выходной транзистор плазма поступает лишь от первого (а1 = 1) буферного транзистора, но при выбранном пороге А = 2 ее иедостаточно для регенерации сигнала. Соответственно, на втором, тре40 тьем и первом выходах ячейки 2, 3 и 1 будут сигналы С = С = 0 и С

1 (5-я комбинация сигналов на фиг. 2) .

Ра сшир ение функцио наль ных во з мож45 ностей интегрального нейрона связано с тем, что помимо пороговой суммы возбуждающих и тормозящих сигналов, формируются их пороговые суммы в отдельности, что достигается практически беэ увеличения транзисторов за счет физической (функциональной). интеграции активных элементов. Все входные и выходные сигналы являются однополярными,. что упрощает согласование интегрального нейрона с известными схемами, например, с приборами с плазменной связью на основе модуляционных транзисторов или тиристоров. Использование в качестве ак20

9 . 10743 тивных элементов (буферных и выходных транзисторов) приборов с S-образной ВАХ приводит к регенерации сигнала за счет очень большого внутреннего усиления тока (до 10 раэ), что резко увеличивает нагрузочную способность и расширяет функциональные

soзможности

Закон суммирования может изменяться при соединении вывода от какого-либо эмиттера буферного транзистора третьего сумматора не с одним, а с нескдлькимй эмиттерами буферных транзисторов первого сумматора..Для изменения веса входных сигналов (для обеспечения приоритета) входы 4 или 5.могут одновременно соединяться с эмиттерами нескольких входных транзисторов, (при этом в общем случае может быть М ф N). Последние могут использоваться как с оборванной базой (как показано на фиг.. 1), так и с зашунтированным

/ эмиттерным переходом.. Модуляционные 25 транзисторы. без шунта в эмиттерном переходе имеют, как правило, однозначную по напряжению ВАХ, тиристоры - наоборот, неоднозначную по напряжению ВАХ. Введение шунтов в эмит- З0 терные переходы составляющих тиристоры и-р-и-транзисторов приводит к некоторому увеличению .тока включения тиристоров, не нарушая (а улучшая) функционирование предлагаемой ячейки. Резисторы 13 могут у различных выходных транзисторов иметь как одинаковое, так и различное сопротивление (для обеспечения различной величины выходного тока). Сопротивления 40 шунтирующих резисторов 29 у буферных

1 транзисторов второго сумматора выби45 . l0 раются, как правило, такими же как и сопротивление резисторов 26 у буферных транзисторов первого суммато ра. Однако следует отметить, что нагрузочные резисторы (во всех ее узлах, кроме транзисторов, охваченных запрещающей связью) могут отсутствовать.

Аналогичным образом (с точки зрения схемотехники) интегральный нейрон может быть выполнен на основе других приборов с отрицательным дифференциальным сопротивлением, например, однопереходных транзисторов, а

S — - диодов на компенсированных полупроводниках и др. Во всех случаях расстояние между охваченными плазменной связью транзисторами не превышает несколько диффузионных длин

I неосновных носителей заряда в слое полупроводника 6.

Пример конкретного выполнения: удельное сопротивление р-слоя 6 сос" тавляет 1 кОм.см; р-базы 7, 8, 9, 14, 16, 18, 19, 20 и р-области 31 выполнены на глубину 1,1 — 1,6 мкм с поверхностной концентрацией акцепторной примеси 5 ° 10 см и расстоянием между ниии 5...20 мкм; и-области 10 11, 12, 15, 17 21, 22, 23 выполнены на глубину 0,6... ...О, 9 мкм с поверхностной концент-, рацией донорной примеси до 10 см г -э

Расширение функциональных воэможностей интегрального нейрона позволяет применять его для создания

БИС сложных вычислительных устройств при разработке нового поколения радиоэлектронной аппаратуры, в первую очередь ЭВМ.

1074345

Редактор Л.Письман

Техред М.Хопанич

Корректор Н. Король

Подписное

Заказ 2773

Тираж 694

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, W-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101