Устройство для поворота вектора (его варианты)
1. Устройство для поворота вектора, содержащее два регистра, два сдвигателя, четыре сумматора, генератор импульсов, блок памчти, блок вычитания, группу пороговых элементов, приоритетный блок, накапливаютий сумматор и цифроаналоговый преобразователь, вход и выход которого соединены соответственно с выходом накапливагацего сумматора и вычитаквдим входом вычитания, суммиругаций вход, тактирующий вход, знаковый и информационный -выходы которого подключены соответственно к аналоговому входу устройства, выходу генератора импульсов, входу приращения накапливающего сумматора и входам пороговых элементов группы, тактирующий вход и выход накапливакяцего сумматора соединены соответственно с выходом генератора импульсов и информационным выходом устройства, выходы пороговых элементов группы подключенн к соответствующим информационным входам приоритетного блока, управляющий вход которого соединен с выходом генератора импульсов, первые информационные зходы первого и второго регистров подключены соответственно к первому и второму информационньлм входам устройства , вторые информационные входы первого и второго регистров соединены с выходами соответственно первого и второго., сумматоров, выход первого регистра подключен к первым информационным входам первого и третьего сумматоров и первому выходу кода координат устройства , а выход второго регистра к первым информационным входам второго и четвертого сумматоров и.второму выходу кода координат устройства, вторые информационные (О входы третьего и четвертого сумматоров соединены с выходами соответственно первого и второго сумматоров , информационные входы и выходы первого и второго сдвигателей подключены соответственно к выходам третьего и четвертого сумматоров и вторым информационным входам второго и первого сумматоров , отличающееся X) тем, что, с целью новы1иения его 4;ib быстродействия, запускакхпий вход устройства соединен с входом гене: ратора импульсов, входом установки о накаплива1Ш1его сумматора и первыми управляющими входами первого и второго регистров, вторые управлякиие входы которых подключены к ввЕходу генератора импульсов, выход приоритетного блока соединен с управляюсчими входами первого и второго сдвига )телей и адресным входом блока памяти Твыход которого подключен к информационному входу накапливающего сумма ,тора,а управляющие входы первого и второго сумматоров соединены со знаковым входом блока вычитания.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИ4ЕСКИХ
РЕСПУБЛИК (19) (П) З(51) 5 06 F 1 5/20
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н ABTOPCHOMY СВИДЕТЕЛЬСТВ, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 34261 51/1 8-24 (25) 3426284/18-24 (22) 19.04.82 (46) 07.03.84. Бкл. )) 9 (72) В.В.Аристов и В.П. Боюн (71)- Ордена Ленина инстигут кибернетики АН УССР (53) 681.325(088.8) (56) 1.Малиновский Б.Н. и др.Введение в кибернетическую технику. Киев, Наукова думка,1979,с 172, рис. 70.
2. Авторское свидетельство СССР
9 656069, кл. 4 06 F 15/32, 1979.
3. Авторское свидетельство СССР по заявке Р 2968651/18-24, кл. Ci 06 F 7/38 (прототип). (54) VCTPOACTBO ДЛЯ ПОВОРОТА BEKTOРА (ЕГО ВАРИАНТ) . (57) 1. Устройство для поворота вектора, содержащее два регистра, два сдвигателя, четыре сумматора, генератор импульсов, блок памяти, блок вычитания, группу пороговых элементов, приоритетный блок, накапливающий сумматор и цифроаналоговый преобразователь, вход и выход которого соединены соответственно с выходом накапливающего сумматора и вычитакщим входом блока вычитания, суммирующий вход, тактирукщий вход, знаковый и информационный выходы которого подключены соответственно к аналоговому входу устройства, выходу генератора импульсов, входу приращения накапливающего сумматора и входам пороговых элементов группы, тактирующий вход и выход накапливающего сумматора соединены соответственно с выходом генератора импульсов и информационным выходом устрой ства, выходы пороговых элементов группы подключены к соответствукщим информационным входам приоритетного блока, управляющий вход которого соединен с выходом генератора импульсов, первые информационные зходы первого и второго регистров подключены соответственно к первому и второму информационным входам устройства, вторые информационные входы первого и второго регистров соединены с выходами соответственно первого и второго сумматоров, выход первого регистра подключен к первым информационным входам первого и третьего сумматоров и первому выходу кода координат устройства, а выход второго регистра к первым информационным входам второго и четвертого сумматоров и второму выходу кода координат устройства, вторые информационные входы третьего и четвертого сумматоров соединены с выходами соот-. ветственно первого и второго сумматоров, информационные входы и выходы первого и второго сдвигателей подключены соответственно к выходам третьего и четвертого сумматоров и вторым информационным входам второго и первого сумматоров, о т л и ч а ю г(е е с я тем, что, с целью новыщения его быстродействия, запуск ающий вход устройства соединен с входом гене— ратора импульсов, входом установки "0 накапливакщего сумматора и первыми управлякщими входами первого и второго регистров, вторые управлякщие входы которых подключены к выходу генератора импульсов, выход приоритетного блока соединен с управляющими входами первого и второго сдвига-! телей и адресным входом блока памяти, выход которого подключен к информационному входу накапливающего сумма. тора,а управляющие входы первого и вто рого сумматоров соединены со знаковым входом блока вычитания.
107В4 31
2. Устройство по и. 1, о т л ич а ю и е е с я тем, что приоритет ный блок содержит группу иэ ц элементов HJIH, группу из 1> элементов запрета, шифратор и регистр приоритета, выход которого соединен с выходом блока, управляющий и ин— формационный входы регистра приоритета подключены соответственно к управля.ащему входу блока и ныходу шифратора, первый вход которого соединен с выхсдом первого элемента ИЛИ группы, а второй, третий,..., (1, ;+ 1)-й входы шифратора подключены к выходам соответствующих элементов запрета группы„ каждый информационный вход блока соединен с первым входом соответствующего элемента ИЛИ группы и прямым входом соотнетстнуюц1его элемента зап— рета группы, вход запрета которого подключен к выходу последующего элемента ИЛИ и к второму входу соответствукхцего элемента
ИЛИ группы.
3. Устройство для поворота век— тора, содеряац>1ее два регистра, дна сдвигателя, четыре сумматора, генератор импульсов, блок памяти, блок вычитания, группу пороговых элементов, приоритетный блок, регистр инкрементных приращений, накапливающий сумматор и цифроаналоговый преобразователь, вход и выход которого соединены соответст— венно с выходом накаплинаю 1его сумматора и вычитаю»цим входом блока вычитания, суммирующий вход, знаковый и информационный ныходы кото-ого подключены соответственно к аналоговому входу устройстна,- входу приращения накапливающего сумматора и входам пороговых элемен :ов группы,. информационный вход выход накапливающего сумматора х един-.ны соответственно с выходом ре. ис.а инкрементных приращений и,.:н:формационным выходом устройства, .-,ых;:ь; пороговых элементов
r ру-. †. поцключены к соответствую. >н»»»i »»н4>ормационным Входам И, элемент запрета, сумматор по модулю два и дешифратор нуля, выход которого соединен с информационным входом триггера, установочный вход и выход которого подклк чены соответственно к запускающему входу устройства и первым входам первого и второго элементов И, запускающий вход устройства соединен с входом установки " 0 накапливающего сумматора, прямым нходом элемента запрета, первыми управляющими входами первого и второго регистров и входом генератора импульсон, первый, второй и третий выходи которого подключены соответственно ко второму входу второго элемента И, тактирукщему входу триггера и инверсному входу элемента, выход которого соединен с вторыми управляющими входами первого и второго регистров, выход второго элемента И подключен к тактирукщим входам блока вычитания, регистра инкрементных приращений и накапливающего сумматора, второй вход и выход первого элемента И соединены соответственно с нторым выходом генератора импульсов и синхровходом счетчика, выход регистра инкрементных приращений подключен к входам перно» го и второго шифраторов, синхровход, информационный вход и нкход счетчика соединены соответственно с третьим выходом генератора импульсов, выходом второго шифратора и входом дешифратора нуля, первый и второй адресные входы и первый и второй информационные выходы блока памяти подключены соответстненно к выходу счетчика, выходу первого шифратора, управляющим входам первого и второго сдвигателей и первому входу сумматора по модулю дна, второй вход и выход которого соединены соответственно с знаковым выходом блока вычитания и управляющими входами первого и второго сумматоров. 1078431 Изобретение относится к вычислительной технике и может быть ис— польэовано в управлякхцих и моделирующих устрой ств ах к ак обще го, так и специального назначения. Поворот векторов и координат используется во многих задачах управления и моделирования с применением реальной аппаратуры. При этом угол поворота часто снимается с датчиков в аналоговой форме, в то время как координаты объекта представлены в ЦВМ в цифровой Aop— ме. 5 0 Известно аналого-цифровое устройство для поворота вектора, которое содержит два сумматора, элементы ИЛИ, четыре группы элементов И, ре— версивный счетчик, два регистра, схему сравнения и другие вспомогательные элементы, причем аргумент, 20 -представленный в аналоговой форме, посредством схемы сравнения и реверсивного счетчика отслеживается с формированием элементарных приращений, используемых для поворота вектора 25 по методу решения на цифровых дифференциальнкх анализаторах (ЦДА) определяющих систем дифференциальных уравнений (1) . Недостатки данного устройства — 30 низкие точность и быстродействие, присущие методам вычисления посредством ПДА. Известно цифровое устройство для поворота вектора, содержащее три 35 регистра, два блока сдвига, семь сумматоров, блок памяти и блок управления, причем соединения между блоками выполнены по схеме, реализукщей алгоритм Волдера с коррекцией результата. Если аргумент 40 представлен в аналоговой форме, то последовательно с входом третьего регистра необходимо подключить аналого-цифровой преобразователь f2) . Недостатки укаэанного устройства состоят в больших аппаратурних затратах и малом быстродействии, обусловленном необходимостью выполнения большого количества итераций для к алого изменя щегося значения аг- 50 гумента. Наиболее близким к предлагаемому является устройство, содержащее последовательно включенные стандартный аналого-цифровой пре- 55 образователь следящего типа, цифровое устройство для поворота век— тора, три регистра, пять сумматоров, два блока сдвига, блок памяти, блок анализа состояния, набор поро- б0 говых элементов, логический блок, цифроаналоговый преобразователь и накапливаЮщий сумматор, причем аналого-цифровой преобразователь преобразовывает аналоговый аргумент в цифровой код, после чего осуществляется поворот вектора кажднй раз из начального состояния на заданную величину аргумента 3 Недостатком известного устройства является низкое быстродействие, обусловленное наличием многошагового итерационного процесса .при повороте вектора из исходного состояния в заданное. Цель изобретения — повышение б IcT род ей ств и я . Поставленная цель достигается тем, что по первому варианту в устройстве, содержащем два регистра, два сдвигателя, четыре сумматора, генератор импульсов, блок памяти, блок вычитания, группу пороговых элементов, приоритетный блок, накапливающий сумматор и цифроаналоговый преобразователь, вход и выход ксторого соединены соответствен но с выходом накапливакхцего сумматора и вычитакхцим входом блока вьчктания, суммирующий вход, тактирукхций вход, знаковый и информационный выходы которого подключены соответственно к аналоговому входу устройства, выходу генератора импульсов, входу приращения накапливакхцего сумматора и входам гсроговых элементов группы, тактирукхций вход и выход накапливающего сумматора соединены соответственно с выходом генератора импульсов и информационным выходом устройства, выходи пороговых элементов группь подключены к соответствукщим информационным входам приоритетного блока, управлякщий вход которого соединен с выходом генератора импульсов, первые информационные входы первого и второго регистрсв подключены состветственно к гервому и второму информационным вххдам устройства, вторые информационные входи первого и второго регистров соединены с выходами соответственно первого и второго сумматоров, выход первого регистра подключен к первым информационным входам первого и третьего сумматоров и первому выходу кода координат устройства, а выход второго регистра — к первьм информационным входам второго и четвертого сумматоров и второму выходу кода координат устройства, вторые информационные входы третьего и четвертого сумматоров ссединены с выходами соответственно первого и второго сумматоров, информационные входы и выходи первого и вхорого сдвигателей подключены соответственно к выходам 1078431 третьего и четвертого сумматоров и вторым информационным входам второго и первого сумматоров, запускаю щий вход устройства соединен с входом генератора импульсов, входом установки 0 накапливакщего сумН I! ма тора и первыми управляющими Вхо дами первого и второго регистров, вторые управляющие входы которых подключены к выходу генератора импульсон, выход приоритетного блока соединен с управляющими входами первого и второго сднигателей и адресным входом блока памяти, выход которого подключен к информационному входу накапливающего сумматора, а упранлякщие входы первого и BTopoгo сумматоров соединены со знаковым выходом блока нычитания. Кроме того, приоритетный блок ссдержит группу из л элементов ИЛИ, группу из П элементсн запрета, шифратор и регистр приоритета, ныхог которого соединен с выходомм блок а, упра вл якщий и информационный входы регистра приоритета подключены соответственно к упранляющему входу блока и выходу шифратора, первый вход которого соединен с выходом первого элемента ИЛИ группы, а второй, тре— тий, ... (q +1)-й входы шифратора подключены к выходам соотнетству— ющих элементов запрета группы, каждый информационный вход блока . соединен с первым входом соответствующего элемента группы и пря— мым входом соответствующего элемента запрета группы, вход запре-а которого подключен к выходу ;:...ледукщего элемента ИЛИ и нтоooMó входу соотнетстнукщегo эле"ента ИЛИ группы. Пс второму варианту в устоойстно содержащее два регистра, дна сднигателя, четыре сумматора, =:энерг. тор импуль сон, блок памяти, блок н -.,итания, группу порогож-.....=..ментов, приоритетный блок, регистр инкрементных приращений, накапг,иваюций сумматор и цифроаналоговый преобразователь, нход и выход которого соединены соответственно с выходом накапливающего сумматора и нычитающим входом блока вычитания, суммирую— щий вход, знаковый и информационный н ых оды к от о рого подключены соответственно к аналоговому входу устройства, вхсv„приращения на каплинающего сумма тора и входам пороговых элементов группы, ин формацион ный нх од и выход накапливающего сумматора соединены соответственно с выходом регистра инкрементных приращений и инфор о 25 зо 65 мационным выходом устройс тва, выходы пороговых элементов группы подключены к соотнетствукщим информационным входам приоритетного блока, выход которого соединен с информационным входом регистра инкрементных приращений, перные информационные нходы пер— ного и второго регистров подключены соответственно к первому и второму информационным входам устройства, вторые информационные входы первого и второго регистров соединены с выходами соответственно первого и второгo сумматоров, ныход первого регистра подключен к первым информационным входам первого и третьего сумматоров и первому выходу кода координат устройства, а выход второго регистра — к первьм информационным входам второго и четвертогo сумматоров и второму ныходу кода координат устрсйства, вторые информационные входы третьего и четвертого сумматоров соединены с выходами соответственно пернorо и второго сумматоров, информационные входы и выходы первого и второго сдвигателей подключены соответственно к выходам третьего и четвертого сумматоров и вторым информационным входам второго и первого сумматоров, дополнительно введены счетчик, два шифратора, триггер, два элемента И, элемент запрета, сумматор по модулю два и дешифратор нуля, выход которого соединен с информационным входом триггера, устано.вочный вход и выход которого подключены соответственно к запускающему входу устройства и первым входам первого и второго элемен=он И, запускакщий вход устройстваа соединен с входом установки "0" накапливающего сумматора, прямым входом элемента запрета, первыми управляющими входами первого и второго регистров и входом генератора импульсов, первый, второй и третий ныходы которого подключены соответственно к второму входу второго элемента И, тактирукщему входу триггера и инверсному входу элемента запрета, выход которого соединен с вторыми управлякщими входами первого и второго регистров, эьйсод второго элемента И подключен к тактирующим входам блока вычитания, регистра инкрементных приращений и накаплинакщего сумматора, второй вход и выход первого элемента И соединены соответственно с вторым ныходом генератора импульсов и синхровходом счетчика, вы10784 31 20 Зо 40 50 60 65 ход регистра инкрементных прираше ний подключен к входам первого и второго шифраторов, синхровход, информационный вход и выход счетчика соединены соответственно с третьим выходом генера. тора импульсов, выходом второго шифратора и входом дешифратора нуля, первый и второй адресные входы и первый и второй информационные выходы блока памяти подключены соответственно к вьжоду счетчика, выходу первого шифратора, управляющим входам первого и второго сдвигателей и первому входу сумма тора по модулю дв а, второй вход и выход которого соединены соответственно со знаковым выходом блока вычитания и управлякщими входами первого и второго сумматоров. На фиг. 1 изображена блок-схема первого варианта устройства для поворота вектора; на фиг.2 блок-схема приоритетного блока для первого варианта устройства; на фиг. 3 — блок-схема второго варианта устройства для поворота вектора; на фиг.4 — эпюры, иллюстрирукщие работу второго варианта устройства. Устройство для поворота вектора (фиг.1) по первому варианту содержит два регистра 1 и 2, два сдвигателя 3 и 4, четыре сумматора 5 — 8, генератор 9 импульсов, блок 10 памяти, блок 11 вычитания, группу пороговых элементов 12, приоритетный блок 13, накапливающий сумматор 14 и цифроаналоговый преобразователь 15, вход и выход которого соединены соответственно с выходом накапливающего сумматора 14 и вычитакщим входом блока 11 вычитания. Суммирукщий вход, тактирунхций вход, знаковый и информационный выходы блока 11 вычитания псцключены соответственно к аналоговому входу устройства 16, выходу генератора 9 импульсов, входу приращения накап ливакщего сумматора 14 и входам пороговых элементов 12 группы. Тактирующий вход и выход накапливающего сумматора 14 соединены соответственно с выходом генератора 9 импульсов и информационным входом устройства 17. Выходы пороговых элементов 12 группы подключены к соответствунзцим информаицонным входам приоритетного блока 13, управлякщий вход которого соединен с выходом генератора 9 импульсов. Первые информационные входы первого 1 и второго 2 регистров подключены соответственно к первому 18 и второму 19 информационным входам устройства. Вторые информационные входы первого 1 и в торо го 2 ре гистров соедин ены с выходами соответственно первого 5 и второго б сумматоров. Выход первого реги. =тра 1 подключен к первым информационным входам первого 5 и третьего 7 сумматоров и первому выходу кода координат устройства 20, а выход второго регистра 2 — к первым информационным входам в торого 6 и четвертого 8 сумма торов и в тор ому выходу кода координат устройства 21. Вторые информационные входы третьего 7 и четвертого 8 сумматоров соединены с выходами соответственно первого 5 и второго б сумматоров. Информационные входы и выходы первого 3 и второго 4 сдвигателей подключены соответственно к выходам третьего 7 и четвертого 8 сумматоров и вторым информационным входам второго 6 и первого 5 сумматоров. Запускакхций вход 22 устройства соединен с входом генератора 9 импульсов, входом установки 0 накапливакщего сумматора 14 и перными управлякщими входами первого 1 и второго 2 регистров, вторые управляющие входы которых подклю— чены к выходу генератора импульсов 9. Выход приоритетного блока 5 соединен с управляющими входами первого 3 и вто(ого 4 сдвигателей и адресным входом блока 10 памяти, выход которого подключен к информационному входу накапливакщего сумматора 14. Управлякщие входы первого 5 и второго 6 сумматоров соединены со знаковым выходом блока 11 вычитания. Приоритетный блок 13 устройства (фиг.2) содержит группу из )t элементов ИЛИ 23, группу элементов 24 запрета, шифратор 25 и регистр 26 приоритета, выход которого соединен с выходом блока 13. Управляющий и информационный входы регистра 26 приоритета подключены соответственно к управляющему входу блока 13 и выходу шифратора 25, первый вход которого соединен с выходом первого элемента ИЛИ 23 группы. Второй, третий,...(П+1)-й входы шифратора 25 подключены к выходам соответствукщих элем нтов 24 запрета группы. Каждый информационный вход блока 13 соединен с первым входом соответствующего элемента ИЛИ 23 группы и прямым входом соответствунщего элемента 24 запрета группы, вход запрета которого подключен к выходу после- дующего элемента ИЛИ 23 и второму входу соответствукщего элемента ИЛИ 23 группы. 10784 31 65 Предлагаемое устройство для поворота вектора по второму варианту (фиг. 3) содержит два регистра 27 и 28, два сдвигателя 29 и 30, четыре сумматора 31 — 34, генератор 35 импульсов, блок 36 памяти, счет— чик 37, два шифратора 38 и 39, триг z ep 40, два элемента И 41 и 42, элемент 43 запрета, сумматор 44 по модулю два, дешифратор 4 5 нуля, блок 46 вычитания, группу пороговых элементов 4 7, приоритетный блок 4 8, регист,». 4 9 инкрементных приращений, накапливакщий сумматор 50 и цифроаналоговый преобразователь 51, вход и выход которого соединены соответственно с выходом накапливающего сумматора 50 и вычитающим входом блока 46 вычитания я . Суммирующий вход, знаковый и информационный выходы блока 46 вычитания подключены соответственно к аналоговому входу 52 устройства, входу приращения накапливаю1 его сум.иатора 50 и входам пороговых элементов 47 группы. Информационный вход и выход накапливающего сумматора 50 соединены соответствен но с выходом регистра 49 инкрементных приращений и информационным выходом 53 устройства. Выходы по— роговых элементов 47 группы подклю;ены к соответствующим информа;ионным входам приоритетного блока 48, выход ко-.îðîãî соединен с информационным входом регистра 49 инкрементных приращений. Первые информационные входы первого 27 и второго 28 регистров под:;дюпены соответственно к первому 54 и,торому 55 информационным вхо, â€,;à:ì устройства. Вторые информацион:ы ходы первого 27 и второго 28 :е-истров соединен, со,. >с".ñòâåííî первого 31 и второго 32 сумматоров. Выход первог" ре;ист1-:;; 27 подключен к первым ин,о=м..ционным входам первого 31 тр:=.Iüåtî 33 сумматоров и первому в гх ду 56 кода координат устройст— ва, а выход второго регистра 28 к первым информационным входам второго 32 и :етвертого 34 сумматоров H второму выходу 57 кода координат устройства. Вторые информационные входы третьего 33 и четвертого 34 сумматоров соединены с вы.одам, соо=-ветственно первого 31 и второго 32 сумматоров. Информаионные входы и выходы первого 29 в-.орого 30 сд".-.ига гелей подключены соответственно < выходам третье" го 3 и четвертого 34 сумматоров и в то рьян информационным входам второго 32 и первого 31 сумматоров. Выход 58 дешифратора пуля 45 соеди5 I0 ! 55 нен информационным входом триггера 40, установочный вход и выход 59 которого подключены соответствен. но к запускающему входу 60 устрой— ства и первым входам первого 41 и второго 42 элементов И. Запускающий вход 60 устройства соединен с входом установки 0" накапливаю— щего сумматора 50, прямым входом элемента 43 запрета, первыми управлякшими входами первого 27 и второго 28 регистров и входом генератора 35 импульсов, первый 61, второй 62 и третий 63 выходы которого подключены соответственно к второму входу второго элемента И 42, тактирующему входу триггера 40 и инверсному входу элемента запрета 43, выход которого соединен с вторыми управлякщими входами первого 27 и второго 28 регистров. Выход 64 второго элемента И 42 подключен к тактирующим входам блока 46 вычитания, регистра 49 инкрементных приращений и накапливающего сумматора 50. Второй вход и выход 65 первого элемента И 41 соединень соответственно с вторим выходом 62 генератора 35 импульсов и синхровходом счетчика 37. Выход регистра инкрементных прира ений подключен к входам первого 38 и второго 39 шифраторов. Счетный вход, ин— формационный вход и выход счетчика 37 соединены соответственно с третьим выходом 63 генератора импульсов 35 выходом второго шифратора 39 и входом дешифратора 4 5 нуля. Первый и второй адресные входы и первый и второй информационные выходы блока 36 памяти подключены соответственно к выходу счетчика 37, выходу первого шифратора 38, управляющим входам перво-. го 29 и второго 30 сдвигателей и первому входу сумматора 44 по модулю два, второй вход и выход которого соединены соответственно со знаковым выходом блока 46 вычитания и управляющими входами первого 31 и второго 32 сумматоров. Устройство по первому варианту работает следующим образом. Задают в цифровой форме координаты L, и ).> исходного вектора на информационных входах 18 и 19 устройства (фиг.1), аргумент Х на аналоговом входе 16 и запускающий сигнал, на запускающем входе 22 и снимают после времени отслеживания результаты на выходе 17 и виходах 20 и 21 кода координат устройства в каждом такте работи генератораа 9 импульсов . В блоке вычитания 11 определяется разность между аналоговым значением, аргумента X и напряжением с виТо 10784 31 (2 „с(, -(ч141 т 25 Зо 12 -(Ч+4) (— ) 35 где 45 Так ций р (Ч 4) Сч Ц 2 ) 50 поэтому 60 65 хода цифроа налогового и реобра— зователя 1 5. На знаковом выходе блока вычитания 11 знак разности фик сируется при поступлении по тактирующему в ходу положи тель ного фронта импульса . Модуль раз ности через информационный выход поступает на пороговые элементы 12. Уровни срабатывания E Ч этих элементов соответствуют формулам: для тригонометрических функций для гиперболических и эк спонен— циальных функций где Š— напряжение, соответствую— щее значению Х равному единице; порядковый номер порогового элемента 12. Следовательно, уровень срабатывания порогового элемента 12 с минимальным номером V = 1 является мак— симальным . Поскольку модуль аргумента Х поступает параллельно на все пороговые элементы 12, то (@+1 — V) этих элементов, для которых выполняется условие Еч <Õ, переходят в возбужденное состояние (Т)- общее количество пороговых элементов 12). В приоритетном блоке 13 группами элементов ИЛИ 23 и элементов 24 запрета (фиг.2) формируется воэбужденнь1м лишь один вход шифратора 25. На выходе этого шифратора 25 формируется код V возбужденного порогового элемента 12, имекщего минимальный номер. На выходе регистра приоритета 26 код U появится при поступлении на управляющий вход приоритетного блока 13 полсжительного фронта импульса с генератора 9 импульсов. Поступая на управляющий вход блока 10 памяти, код ч выбирает U -ю ячейку памяти, в гото рой з аписа ч цифров ой код Сч к онста нты еч . Следовательно, как для тригонометрических функций, так и гиперболических совместно с экспоненциальными в блоке 10 памяти, выполненном в ниде ПЗУ, должно храниться по Н констант С =2а„с (2 (U 4) Т v или Cr =2,,(.t,2-(ч 41 причем и= (4 — 4 Ф где N — разрядность цифроаналогового преобра зов а тел я 1 5 . В нак апливающем сумматоре 14 осуществляется накопление констант СЧ, причем результат алгебраического суммирования на очередном такте фиксируется в регистре накапливающего сумматора 14 при поступлении отрицательного фронта импульсов по такт ирукщему входу нак апливающего сумматора 14. С регистра этого сумматора код поступает как на выход 17 устройстна, так и на нход цифроаналогового преобразователя 15 для формирования отслеживакщего сигнала по вычитающему входу блока 11 нычитания. Таким образом, по сравненИю с известным аналого-цифровым преобразователем в устройстве по фиг.1 изменены уровни срабатывания пороговых элементов 12; приоритетный блок 13 в данном случае формирует не инкрементное (ранное одному разряду) приращение аргумента, а лишь порядковый номер многоразрядного кода приращения; величина многоразрядного приращения поступает на накапливающий сумматор 14 из блока 10 памяти; В результате этого приращения аргумента принимают значения, позволяющие осуществлять вращение вектора за один такт работы генератора 9 импульсов. Для вращения вектора реали з уюхся следующие соотношения и и — содержимое соответ 2 ственно первого 1 и нторого 2 регистров на данном такте; и — результат вычислений на выходах соответственно первого 5 и второго 6 сумматоров в конце данного такта . для тригонометрических функоткуда следуют требуемые соотношения для вращения нектора на многоразрядное приращение аргумента (), 1 сон с ч ц .б1и с ч 61тт СЧ4 сОэ(Ст 1078431 -(v+ 4) ci ctg 2 хrn <и х tn Так как cooTНО!< Eния (1 ) записаныы в неявном виде, их реализация за один такт возможна при условии испольэоваHHя сумма TopQB, выполненных по cõåìå суммирован и я двоичных чисел в избыточной знак оразрядной системе счисления. Так как U меняется от 1 до р = N — 4, то сдвиг информации в сдвигателях 3 и 4 осуществляется вправо »а (5-() ) разрядов. А так как глубина распространения переносов в каждом сумматоре не превышает двух разрядов, то, таким образом, обеспечивается устойчивость обк<ей комбинационной схемы с обратными связями(четырех сумматоров и двух сдвигателей). В целом устройство работает сл едующим о бра зом . При поступлении запускающегo импульса ".с, по входу 22 передним фронтом сбрасывается генератор 9 н исходное состояние, тем самым осу ществляя синхронизацию егo выходных импульсов с, Кроме того, им— и Д il пульс- сд через вход установки О обнуляет накапливающий сумматор 14, а через первые управляющие входы подготавливает первый 1 и второй 2 регис:тры к занесению информации Iio парным информационным входам этих регистров, т. е. " информациОнных входов 18 и 19 устройства. "анесс.. ие информации в указанные регис-ры о . <ествляатся каждый раз и, и поступлс: H Hpi положи тель ногo фрон -.а импульсов <, на вторые уп— ранлякщие входы первого 1 и второго и 2 регистров. Первый импульс с за1 держан относительно импульса сп на время 1,, равное приблизительно по; овине длительности эапускающегo . мпульса <,> . следовательно, за;:< сение координат (, и L "..оответе-iso в первттй 1 и второй 2 ре-.:.. тр: †... происходит через н1емя t< -.ле ;:;ступления запускающего им"„. Кроме того, передним и фр ;то..: импульсов i с генератоэа <ПУЛЬСОВ llO УПРаВЛЯКХЯЕМУ ВХО ду пр .ор%тетного блока 13 осуще< тнляется запоминание кода 1, а по так тиру. з<емУ входу блока 11 выю читания — знака разности на знаковом BhlxoJIO блока 11 вычитания. Выходной код U приоритетного блока 13 форми.ует величину сдвигон для сдвигателей 3;-: 4, а такl<е выбирает адрес константы в блоке 10 памяти.,Io cl<наЛу f С ЭнаковОгО вьтхода блока вычитания 11 формируются операции Сложа:- .ие или Вычитае ...,, тт I ние" в на каплинающет: сумматоре 14 а также .=. тсерном 5 . втором 6 сумматорах. Зо Э В те <ание длительности импульс сов < ocут<ествляется выборка констант С< из блока 10 памяти, выполнение алгебраического суммирования С < в накапливанщем сумматоре 1 4, сдв и ги к одов сдвига тел ем 3 и 4 и выполнение опе эации суммирования н сумматорах 5 — 8. По отрицательному фронту импульсов фиксируется результат на выходе накаплинакщего сумматора 14. В паузе между импульсами <, цифроаналоговый преобразователь 15 формирует сигнал, который вычитается из аргумента Х, образуя новую разность. Кроме того, в цифровых блоках заканчиваются переходные процессы по выполнению неявного соотношения (1). Так как к этому времени эапускакщий импульс ь закончился, то по первым управляющим .входам первый 1 и второй 2 регистры подго— товлены к занесению информации со своих вторых информационных входов, т.е. с выходов первого 5 и второго 6 сумматоров соответственно. Поэтому с приходом очередного импульса ь положительным фронтом по вторым управляющим входам значения <1, и с1 будут записаны н регистры 1 и 2 соответственно. Кроме того, в блоке вычитания 11 и приоритетном блоке 13 по этому фронту будут зафиксированы новые значения знака разности и кода )1, которые, поступая на соответствукщие блоки, обеспечивают выполнение вычислений для следующего такта (,, Максимальная частота Гх„ сигнала Х го аналоговому входу 16 при амплитуде Fliiопределяется выражением Если f.ò,è„==2,10; U 1. Ею Е 1, то Fi При этом длительность такта в О, 5 мкс достаточна для вьтполнения вычислений как в цифровой, так и в аналоговой частях устройства. Так как сама операция поворота вектора осуществляется беэ методической погрешности, а существует лишь погрешность округления, которая путем унеличения разрядности может быть получена сколь угодно малой, то погрешность модуля поворачиваемого вектора минимальная, а погрешность фазы определяется точностью аналого-цифрового преобразователя и скоростью изменения аналогового сигнала Х. 10784 31 Таким образом для обработки ог,— ного значения угла поворота Х, c аналого-цифрового преобра эона тев л я в предла гаемом устрой ст не тре— буется один такт работы устрой< тва, а н прототипе от 1 до )) тактов, т.е. в среднем í Nt1(2 раэ болы1е (где )<(разрядность цифроаналогового преобразователя), а следовательно, и частотный диапазон сигна— лов по аналоговому входу Х для предлагаемого устройства будет во столько же раз шире, чем для п(ототитта . Запаздывание информации в предлагаемом устройстве составляет 2 такта (1 такт в блоках аналогоцифрового преобразования и 1 такт н блоках для цифрового поворота вектора), а н прототипе это запаздывание явл яетс я переменной величиной и изменяется в пределах от (— +1) до (— "+ N) тактов (-"-, так— 2 2 тов для аналого-цифрового преобраэонания и (1 — )4 ) тактов для поворота вектора ), следовательно, оперативность предлагаемого устройства для поворота вектора примерно в (— — — ) раэ выше чем прок зй < тотипа. Аппаратурные затраты и предлагаемом устройстве значительно меньше, так как в нем по сравнению с прототипом исключены регистр, сумматор, блок управления и блок анализа, что состанляет 15% от общего объема оборудования. В качестве баэоного устройства принимают устройство для поворота вектора, построенное на цифровых дифференциальных анализаторах типа "ттетеор-4 с аналого-цифровым преобразователем следящего типа. 1)ифровые дифференциальные анализаторы интегрируют по простейшей формуле прямоугольников, поэтому в таком устройстве имеются большие противоречия между точностью и быстродействием, так как для повышения точности требуется уменьшение шага интегрирования, что приводит к значительному увеличению времени поворота вектора и снижению частотного диапазона устройства. В предлагаемом устрой стве операция гонорота нектора осутчествля ется без методической погрешности и шаг интегрирования беэ увеличения погрешности может быть в сотни раз больше, чем в базоном устройстве, что и обеспечивает предл ага емому устройству э н ачительно более высокую точность пово рота вектора и быстродействие (ч ) (у. у.„„1:, P n ()<+ <) с ц <у 20 где у и ) — содержимое соответствен но первого 27 и нторогс 28 регистрон на текуще)1 т — м такте; Ч и(— значения íà втгсодах со< (< «) )(< «) ответственно первого 31 и второго 32 сумматоров в конце 1 — го такта; 2 — коэффициенты, формируемые блоками сдвига 29 и 30; величина знака (+1 или — 1), поступаюшая на упранляктяие вхогы сумматоров 31 и 32, Все сумматоры 31 — 34 выполнены по схеме суммирования чисел в избыточной двоичной знакораэрядной системе счи сле ни я, поэтому соотношен и я (1 ) выч исляют ся за один так т, поскольку ограничен на я глубина распространения переносов второго разряда обеспечивает устойчивость вычислений при V > 4. Представив коэффициенты 2-Я ) в виде 30 40 45 (, <) Сч, 2 50 где C . — некоторая константа, на выходах первого 31 и второго 32 сумматоров в конце такта будет получено 55 Jt(<«) у,, соь,С„;-у 5 60 на угол g Cy Исходная информация о координатах L, и (,г заносится в регистры 27 и 28 по сигналу на перных управлякщих входах этих регистров, а результаты вычислений заносятся с при соизмеримых с ба зоным устройством аппаратурных затратах. Последовательность работы устройства по второму варианту (фиг.3) состоит в задании в цифровой форме координат L< и L, исходного вектора на информационттьх входах 54 и 55 устройства, задании аргумента X .на аналоговом входе 52, эадании 10 запускаюшего сиг нала на запускаюшем входе 60 и снятии после времени отслеживания реэульта TOB на выходах 53, 56 и 57 устройства. В блоках 27 — 34 нь<числяются коcðäèíà Tû вектора н сооTнетстнии с соотношениями 10784 31 16 сумматоров в эти»<е регистры по сигналу на вторых управляющих входах . Аргумент Х в аналоговой форме поступает на суммирующий вход блока 46 вычитания. Разность между аргументом и сигналом с цифроаналогового преобразователя 51 представляется в блоке 46 вычитания в виде модуля на информационном выходе и знака на знаковом выходе блока 46 вычитания. Сигнал о знаке фиксируется импульсом на тактирующем входе блока 46 вычитания и поступает на второй вход сумматора 44 по модулю два и на вход приращений накапливающего сумматора 50 для формирования операции суммирования или вычитания. 1одуль приращения с информационного выхода блока 46 вычитания поступает на пороговые элементы 47, имеющие уровни срабатывания, пропорциональные 2"У, где 1 — номер порогового элемента 47. Приоритетный блок 48 выделяет возбужденный канал с минимальным номером V . Полученный унитарный код инкрементного приращения по сигналу на тактирующем входе запоминается в регистре 49 инкрементных приращений и выдается как на входы шифраторов 38 и 39, так и на информационный вход накапливающего сумматора 50 для алгебраического сложения с г редыдущим результатом. Текущий результат сложения фиксируется на входе накапливакщего сумматора 50 по импульсу на тактирующем входе. Вход л к установки 0 накапливающего сумматора 50 используется для сброса его содержимого в нуль. Результат сложения, представлякщий отслеживаемую величину аргумента, Х в цифровом коде, поступает как на информационный выход устройства 53,. так и на вход цифроаналогового преобразователя 51 для формирования компенсирующего сигнала HB вычитаю ем .;,:;".пе блока 47 вы -британия. Так как в описанной совокупности блоков, представляющей собой аналого- цифровой преобразователь, формируются инкрементные приращения 2 " = .ðãóìåíòà Х, а элементарные (эа один такт) повороты вектора в блоках 27 - 34 вычисления координат возможны для приращений то инкрементные приращения представ ляются в виде =:?, Сч -7 -„. „, -(у, ) (1 <0 65 где (,, — знак; -й константы Су для ч, инкрементного приращения 2, поступающего с выхода регистра 49 инкрементных приращений. Для задания значения Иу в устройстве служит второй шифратор 39, с выхо,да которого эта величина поступает в счетчик 37 для его предварительной установки. На выходе первого шифратора 38 формируется код ) . Величина 1 с выхода счетчика 37 и величина V поступают соответственно на первый и второй адресные входы блока памяти 36, выи ол н е н н о гo в в ид е П ЭУ . На втором информационном выходе блока памяти 36 формируется величина ;, которая совместно с величиной знака приращения на знаковомм выходе блока вычитания 46 определяет знак g аргумента элементарного поворота. На первом информационном выходе блока памятии 36, соединенным с уп равля кщими входами сдвигателей 29 и 30, формируется величина V; соответствующая требуемой константе С v для 1 — го шага. Дешифратор нуля 45 служит для определения нулевого состояния счетчика 37, что свидетельствует о выполнении требуемых шагов для данного инкрементного приращения 2 . Генера тор импуль сов 35, триггер 40, элементы И 41 и 42 и элемент запрета 4 3 формируют импульсные сигналы, обеспечивающие работу всего устройства., Запускающий сигнал Оздп низкого уровня поступает на запускающий вход 60 (эпюры на фиг.4) устройства в момент времени t o, По его переднему фронту генератор импульсов 35 сбрасывается в нулевое состояние, причем формирование серий л и импульсов ь, и соответственно на третьем 63 и первом 61 выходах генератора импульсов начинается с э адержкой, Серия импульсов формируемая на втором выходе 62 генератора импульсов 35, представляет собой задержанную на о серию „ Кроме синхронизации генератора импульсов 35, IIG переднему фронту Их,яосуществляется занесение информации о (, и4 по информационным входам 54 и 55,. так как О ая поступает и на первые управлякщие входы регистров 27 и 28. Во время длительности 0 Здя через элемент 43 запрета блокируется поступление сигнала по вторым управляющим входам регистров, По установочному входу триггер 40 устанавливается в единичное состояние и по входу установки 0 накапливающий сумматор 50 аналого-цифрово17 1 078431 В отличие от первого варианта предложенного устройства, второй 50 вариант практически при тех же затратах оборудования имеет на 303 меньшее быстродействие, однако в связи с тем, что для аргумента используются инкрементные прираще55 ния, значительно легче может бить осуществлено согласование с иными устройствами инкрементного типа. го преобразователя сбрасывается в HóëåIIoå сОстояние. Так как триггер 40 установлен э единичное состояние, то с приходом серии Э на первом выходе б 1 генератора 35 импульсоэ и на выходе 64 второго элемента И 4 2 формируется положительный ими л пульс < д<,п.По переднему фронту ° < п на выходе регистра инкрементных приращений 49 и на знаковом выходе блока 46 вычитания фик сируются соответственно значения инкремента и знак приращения. Код инкремента шифрируется в значения rn„ и U поэтому с приходом переднего фронта серии на выходе первого элемента И 41 формируется строб, разрешающий занесение значения п< в счетчик 37. Отсчет длительностей серий < и <, осуществляется от заднего фронта запускакщего импульса0 пп . Ллитель- 20 ность импульсов серии меньше чем л 1 серии <, „. По окончании импульса серии л л <, оканчивается и импульс <. п своим задним фронтом фиксируя результат на информационном выходе 53 устрой- 75 ства, так как поступает на тактирующий вход накапливающего сумматора. 50. При окончании импульса сел рии < < с третьего выхода 63 генератора 35 импульсов на выходе схемы 30 43 запрета формируется сигнал занесения, по которому информация с выходов первого 31 и второго 32 сумматоров переписывается в соответствующие регистры 27 и 28. Кроме того, задним фронтом импульс серии поступающий на счетный вход счет чика 37, изменяет его состояние на единицу (счетчик 37 работает на вычитание) . Это состояние дешифрируется дешифратором 45 нуля, и ес- 40 ли оно окажется нулевым, то на информационный вход триггера 40 поступит единичный сигнал 58, который передастся на выход 59 триггера 40 в момент окончания импульса с 2 со 45 второго выхода генератора импульсов. Если счетчик 37 находится не в нулевом состоянии, то триггер 40 имеет нулевое состояние, в результате чего блокированы сигналы с д<<п на тактирующих входах соответствующих блоков 46, 49 и 50 аналого-цифрового преобразователя, а также блокирован строб занесения на синхровходе счетчика 37. B этом случае информация î U сохраняется, а счетчик 37 работает только в режиме вычитания. При этом блоками 27 34 осуществляется последователь— ность m> элементарных поворотов дл я инкрементного приращения 2 Если счетчик 37 находится в нулевом состоянии, то задним фронтом импульса „, триггер 40 переводится и в единичное состояние, поэтому по . импульсу 1 з формируется импульс и управляющий работой блоков аналого-цифрового преобразователя, и а по импульсу < формируется строб на счетчик 37, передним фронтом устанавливая значение и< для новоУ го значения U . Количество значений п< зависит от величины приращения и разрядности блока вычисления координат. Для установившегося режима слежения в блоках аналогоцифрового преобразователя значение обычно близко к максимальному, поэтому <<< чаще всего принимает значения равнь<е единице. В этом случае блоки 27 — 34 вычисления координат работают вместе с аналого-цифровым преобразователем в конвейерном режиме, т.е. параллельно, без потерь времени. В отдельных случаях, когда крутизна сигнала достаточно велика, П<у может принимать значения порядка 5 — 10, что несколько увеличивает переходний процесс отслеживания аргумента Х. Отработка одного значения приращения входного сигнала Х с аналогоцифрового преобразователя устройства IIQ BTopoMу варианту осуществляется в основном за 1 — 3 такта по сравнению с (1 - () тактов прототипа, т.е. B предлагаемом устройстве быстродействие в <<(3 раэ выше, чем в известном. Сокрап<ени аппаратурные затраты на 10 — 153 по сравнению с прототипом эа счет исключения иэ устройства регистра, сумматора, блока памяти и блока анализа состояния в блоке формирования остатка аргумента. 1078431 49vz. 2 1078431 бО ВНИИПИ Заказ 9б 5/43 Тираж 699 Подпн сное Филиал ППП "Патент", г.Ужгород, Ул. Проектная,4
