Устройство защиты ключевого усилителя мощности

 

УСТРОЙСТВО. ЗАЩИТН КЛЮЧЕВОГО УСИЛИТЕЛЯ МОЩНОСТИ, содержащее управляющий транзистор и выходной ключевой каскад на транзисторе с нагрузкой в цепи коллектора и резистивным делителем в цепи эмиттера, при этом коллектор управляющего транзистора соединен непосредственно с базой транзистора выходного ключевого каскада и через первый резистор с соответствукидей шиной источника питания , а также первый и второй диоды и второй, третий и четвертый резисторы , отличающееся тем, что, с целью уменьшения мощности рассеивания , между эмиттером транзистора выходного ключевого каскс1да и базой управляющего транзистора включена цепь из последовательно соединенных первого диода, второго и третьего резисторов, при этом точка соединения второго,и третьего резисторов через введенный конденсатор соединена с соответствующей шиной источника питания, а в цепь базы управляющего транзистора введен вто- g рой диод, катод которого через чет- (Л вертый резистор соединен с соответствующей шиной источника питания, с причем эмиттер управляющего транзистора соединен с отводом резистивного делителя.

СОКИ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(Ю Н 03 Р 1 52 (21) 3474945/18-09 (22) 19.07.82 (46) 07.03.84. Бюл. М 9 (72) В.П.Луговых, В.A.Kèòàåâ, Р.П.Михайлов и В.В.Волков (71) Опытное производственно-техническое предприятие "Уралчерметавтоматика" (53) 621.375.026(088.8) (56) 1. Патент Англии Р 1460853, кл. Н 3 Т, 1977.

2. Патент СИ Р 4270159, сл. Н 02 Н 3/38, 1981 (прототип). (54)(57) УСТРОЙСТВО 3AtgHTbI КЛЮЧЕВОГО

УСИЛИТЕЛЯ МОЩНОСГИ, содержащее управляющий транзистор и выходной ключевой каскад на транзисторе с нагрузкой в цепи коллектора и резистивным делителем в цепи эмиттера, при этом коллектор управляющего транзистора соединен непосредственно с базой транзистора выходного ключевого каскада и через первый резистор с соответствукицей шиной источника питания, а также первый и второй диоды и второй, третий и четвертый резисторы, о т л и ч а ю щ е е с я тем, что, с целью уменьшения мощности рассеивания, между эмиттером транзистора выходного ключевого каскада и базой управляющего транзистора включена цепь из последовательно соединенных первого диода, второго и третьего резисторов, при этом точка соединения второго„и третьего резисторов через введенный конденсатор соединена с соответствующей шиной источника питания, а в цепь базы управляющего транзистора введен второй диод, катод которого через четвертый резистор соединен с соответствующей шиной источника питания, причем эмиттер управляющего транзистора соединен с отводом резистивного делителя.

1078585

Изобретение относится к защите ключевых усилителей от перегрузок, возникающих, например, при коротких замыканиях в трассах питания датчиков, и может быть использовано, в частности, для защиты источников пи- 5 .тания и оконечных каскадов усилителей датчиков с релейной характеристикой.

Известно устройство защиты ключевых усилителей мощности транзисторов, содержащее выходной ключевой транзистор, дискриминатор уровня, интегрирующую цепь P1) .

Однако в известном устройстве достаточно высокий уровень рассеиваемой мощности.

Наиболее близким к предлагаемому является устройство защиты ключевого усилителя мощности, содержащее управляющий транзистор и выходной ключевой каскад на транзисторе с нагрузкой в цепи коллектора и резистивным делителем в цепи эмиттера, при этом коллектор управляющего транзистора соединен непосредственно с базой транзистора выходного ключевого каскада и через первый резистор с соответствующей шиной источника питания, а также первый и второй диоды и второй, третий и четвертый ,резисторы 2) . 30

Указанное устройство имеет высокий уровень рассеиваемой мощности.

Цель изобретения — уменьшение мощности рассеивания.

Поставленная цель достигается тем, что в устройстве защиты ключевого усилителя мощности, содержащее управляющий транзистор и выходной .ключевой каскад на транзисторе с 40 нагрузкой в цепи коллектора и резистивным делителем в цепи эмиттера, при этом коллектор управляющего транзистора соединен непосредственно с базой транзистора выходного ключевого каскада и через первый резистор с соответствующей шиной источника питания, а также первый и второй диоды и второй, третий и четвертый резисторы, между эмиттером транзистора выходного ключевого каскада и базой управляющего транзистора включена цепь из последовательно соединенных первого диода, второго и третьего резисторов, при этом точка соединения второго и третьего резисторов через введенный конденсатор соединена с соответствующей шиной источника питания, а в цепь базы управляющего транзистора введен второй диод, катод которого через чет- 60 вертый резистор соединен с соответствующей шиной источника питания, причем эмиттер управляющего транзистора соединен с отводом реэистивного делителя. 65

На чертеже изображена принципиальная электрическая схема предлагаемоГо устройства.

Устройство защиты ключевого усилителя мощности содержит управляющий транзистор 1, транзистор 2 выходного ключевого каскада, резистивный делитель 3, состоящий из резисторов 4 и 5, первый резистор б, первый диод 7, второй 8 и третий 9 резисторы, конденсатор 10, второй диод 11, четвертый резистор 12, нагрузка 13, входные клеммы 14 и 15.

Устройство защиты ключевого усилителя мощности работает следующим образом.

Внешним. управляющим сигналом, поданным на входную клемму 14, управляющий транзистор 1 отпирается, шунтируя вход транзистора 2 и запирая его. При отсутствии внешнего управляющего сигнала управляющий транзистор 1 заперт, а выходной ключевой транзистор 2 открыт током через первый резистор 6. При токе нагрузки 13, не превышающем его номинального значения, транзистор 2 работает как ключевой усилитель мощности с релейной характеристикой. При пе— регрузке (уменьшении сопротивления нагрузки го сравнению с номинальным значением) ток нагрузки увеличивается, что приводит к увеличеник падения напряжения на, резисторах резистивного делителя 3 и, соответственно, к отпиранию управляющего транзистора 1 током через цепочку: первый диод 7, второй 8 и третий 9 резисторы. Отпирание управляющего транзистора 1 приводит к уменьшению базового тока транзистора 2 и, следовательно, его коллекторного тока.

Напряжение на резистивном делителе

3 уменьшается, что вызывает увеличение напряжения между выводом конденсатора 10, подключенного к второму 8 и третьему 9 резисторам, и эмиттером управляющего транзистора (1).

Ток через третий резистор 9 и базу управляющего транзистора 1 увеличи вается, приводя к дальнейшему его отпиранию и еще большему эапиранию транзистора 2. Возникает лавинообразный процесс, приводящий к насыщению управляющего транзистора 1 и полному запиранию транзистора 2.

Это состояние сохраняется до тех пор, пока напряжение на конденсаторе

10 обеспечивает базовый ток управляющего транзистора 1, достаточный для

его насыщения. По мере разряда конденсатора 10 базовый ток управляющего транзистора 1 уменьшается и последйий начинает запираться, что приводит к появлению базового тока транзистора 2 через первый резистор б и отпиранию его. Отпирание транзистора 2 вызывает появление тока

1078585

Составитель Н. Дубровская

Редактор Н. Безродная ТехредМ.Гергель Корректор Ю. Макаренко

Заказ 982/50 Тираж 862

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 в цепи нагрузки 13 и созданию падения напряжения на резисторах резистивного делителя 3.

Увеличение напряжения на резисторе 5, а также запаздывание напряжения на конденсаторе 10 при его заряде через первый диод 7 и второй резистор 8 приводит к дополнительному уменьшению базового тока управляющего транзистора 1, еще более запирая

его и отпирая транзистор 2. Возникающий процесс приводит к полному запиранию управляющего транзистора

1 и отпиранию транзистора 2.

Если состояние перегрузки сохраняется, то после промежутка времени, необходимого для заряда конденсатора

10, процесс повторяется.

Таким образом, при токе нагрузки, превышающем некоторое установленное значение, которое задается величиной резистора 4, устройство работает в генераторном режиме, поочередно отпирая и запирая управляющий транзистор 1 и транзистор 2.

Отношение времен закрытого и открытого состояний транзисторов 2 определяется величинами сопротивлений резисторов 4 и 5. При этом для получения большой скважности это отношение выбирается равным 100 или более. Соответственно, уменьшаются средний ток, протекающий через транзистор 2, и рассеиваемая им мощность, предельное значение которой может быть выбрано достаточно малым, обеспечивающим надежную работу устройства при колебаниях напряжения пи10 тания, окружающей температуры, параметров трензисторов и т.п. Как показали испытания, устройство практически не требует настройки, не выходит из строя при любых значениях сопротивления нагрузки 13, не имеет остаточных токов нагрузки и является экономичным, так как в основном режиме работы используются наиболее полно усилительные возможности обоих транзисторов.

Предлагаемое устройство защиты ключевого усилителя мощности, обладающее достаточной надежностью, мо.жет быть использовано в датчиках и системах контроля и управления технологическими процессами при автоматизации прокатного производства.