Умножитель частоты

 

УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий последовательно соединенные входной формирователь импульсов, счетный триггер, одновибратор и Ц-триггер, инверсный и прямой выходы которого подключены к первым входам соответственно первого и второго элементов И, а также последовательно соединенные интегратор-, управляемый генератор и дeлитeJ ь частоты, выход которого подключен к входу синхронизации D -триггера, при этом прямой и инверсный выходы счетного триггера подключены к вторым входам соответственно первого и второго элементов И, отличающийся тем, что, с целью повышения точности умножения частоты при одновременном упрощении умножителя частоты, между выходами первого и второго элементов И и входом интегратора введен операционный усилитель, а выход одновибратора подключен к синхрониэирующим входам . делителя частоты и управляемого генератора, (/) при этом -вход D-триггера является входом логическая 1. 00 со со со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

3(5рН 03 В 19/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

" -" Ч l7

ОПИСАНИЕ ИЗОБРЕТЕНИ1

К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 3519188/18-09 (22) 03.12.82 (46) 30.03.84. Бюл. S 12 (72) В.Н.иаслов, В.П.Рахманов и А.lI.Íèêèôîðîâ (53) 621.374.42(088.8) (56) 1. Авторское свидетельство СССР

В 886191, кл. Н 03 В 19/00, 1980.

2. Авторское свидетельство СССР

В 822313, кл. Н 03 В 19/10, 1979 (прототип). (54)(57) УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий последовательно соединен ные входной формирователь импульсов, счетный триггер, одновибратор и

3-триггер, инверсный и прямой выходы которого подключены к первым вхо. дам соответственно первого и второго элементов И, а также последователь,Я0„„1083330 A но соединенные интегратор; управляемый генератор и делитель частоты, выход которого подключен к входу синхронизации 3 -триггера, при этом прямой и инверсный выходы счетного триггера подключены к вторым входам соответственно первого и второго элементов И, отличающийся тем, что, с целью повьппения точности умножения частоты при одновременном упрощении умножителя частоты, между выходами первого и второго элементов И и входом интегратора введен операционный усилитель, а выход одновибратора подключен к синхронизирующим входам . делителя частоты и управляемого генератора, при этом Д -вход 3-триггера является входом логическая "1".

1 10833

Изобретение относится к радиотехнике и может быть использовано в измерительно-преобразовательных уст-. ройствах.

Известен умножитель частоты, содержащий входной формирователь импульсов, триггер, элемент И, опорный генератор, три счетчика, блок памяти, блок сравнения, инвертор, буферный блок и блок вычитания частоты 1 1 g.

Недостатком данного умножителя частоты является его сложность и недостаточно высокая точность работы.

Наиболее близким по технической сущности к предлагаемому является умножитель частоты, содержащий последовательно соединенные входной формирователь импульсов, счетный триггер, одновибратор и )) -триггер, инверсньй и прямой выходы которого подключены к первым входам соответ- ственно .первого и второго элементов И, а также последовательно сое диненные интегратор, управляемый генератор и делитель частоты, выход которого подключен к входу синхронизации 3 -триггера, при этом прямой и инверсный выходы счетного триггера

ЗО подключены к вторым входам первого и второго элементов И, соответственно, а также два источника тока и два ключа (2).

Недостатком известного умножителя частоты является то, что цикл работы этого устройства равен двум периодам входного сигнала, при этом импульсы с управляемого генератора на делитель частоты поступают через период входного сигнала, что не поз- 40 воляет использовать выход делителя частоты в качестве задатчика линейно-изменяющегося кода, а наличие источйиков тока и ключей усложняет устройство. Другим недостатком устройст-45 ва является низкая точность умножения частоты, обусловленная отсутствием синхронизации делителя частоты и управляемого генератора от входного сигнала. 50

Цель изобретения — повышение точности умножения частоты при одновременном упрощении умножителя частоты.

Поставленная цель достигается тем, что в умножитель частоты, со- 55 держащий последовательно соединенные входной формирователь импульсов, счетный триггер, одновибратор и

30 2

3-триггер, инверсный и прямой выходы которого подключены к первым входам соответственно первого и второго элементов И,а также последовательно соединенные интегратор, управляюемый генератор и делитель частоты, выход которого подключен к входу синхронизации g -триггера, при этом прямой и инверсный выходы счетного триггера подключены к вторым входам соответственно первого и второго элементов И, между выходами первого и второго элементов И и входом интегратора введен операционный усилитель, а выход одновибратора подключен к синхронизирующим входам делителя частоты и управляемого генератора,при этом р -вход Д) -триггера является входЬм логическая "1".

На чертеже представлена структурная электрическая схема умножителя частоты.

Умножитель частоты содержит входной формирователь 1 импульсов, счетный триггер 2, одновибратор 3, Д-триггер 4, первый и второй элементы И з и 6, интегратор 7, управляемый генератор 8, делитель 9 частоты и операционный усилитель 10.

Умножитель частоты работает сле— дующим образом.

Входнои сигнал, поступая черезвходной формирователь 1, устанавливает счетный триггер 2 в состояние, соответствующее логическому нулю.

Одновременно одновибратор 3 формирует узкий синхронизирующий импульс, устанавливающий 9 -триггер 4 и делитель 9 частоты в состояние, соответствующее логическому нулю, а управляюемый генератор 8 в исходное состояние, при котором, например, его конденсатор разряжен. По окончании синхронизирующего импульса управляемый генератор 8 начинает вырабатывать импульсы высокой частоты, зависящей от управляющего напряжения на выходе интегратора 7.

Делитель 9 частоты начинает подсчет импульсов управляемого генератора 9.

После подсчета числа импульсов, заданного структурой делителя 9 частоты, его выходной импульс устанавливаете -триггер в состояние логической единицы. Счет импульсов делителя 9 частоты продолжается, т.е. в делителе 9 частоты непрерывно имеется изменяющийся код. Ксли коэффициент умножения устройства

1083330

Составитель Н.Матвиенко

Техред И.Метелева Корректор Ю.Макаренко

Редактор Е.Кривина

Заказ 1775/51 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r.Óæãîðoä, ул. Проектная, 4 меньше заданной величины, определяемой структурой делителя 9 частоты, то время, в течение которого D †-.. триггер 4 находится в состоянии, соответствующем логическому нулю, больше, чем время, в течение которого счетный триггер 2 находится в состоянии логического нуля (определяемого периодом входного сигнала), и наоборот. Сигналы с обоих тригге- 1О ров (2 и 4) поступают на элементы. И 5 и 6. При этом, если со счет ного триггера 2 на элемент И 5 поступает прямой сигнал, то с )) -триггера 4 — инверсный. Аналогично поступают сигналы на элемент И 6. При совпадении во времени сигналов логической единицы на входах элементов И 5 или б, что возможно лишь при отличии коэффициента умножения 20 от заданного, определяемого, например, числом разрядов делителя 9 частоты, на выходе элемента И 5 или 6 появится импульс длительностью, равной разности между периодом входно- 25

ro сигнала с периодом формируемого делителем 9 частоты сигнала. Этот импульс, поступая на прямой или инвертирующий вход операционного усилителя 10, а затем в соответствую- ЗО щей полярности на вход интегратора 7, изменяет его выходное напряжение, что приводит к изменению частоты генерируемых импульсов таким образом, чтобы свести к нулю раз35 ность между периодом формируемого сигнала и периодом входного сигнала.

Спустя два периода входного сигнала после формирования первого синх40 роимпульса одновибратором 3 формируется второй синхроимпульс, после чего процесс повторяется. Таким образом осуществляется автоматическая подстройка частоты управляемого генератора 8, при этом коэффициент умножения определяется числом разрядов делителя 9 частоты.

Повышение точности умножения частоты в предлагаемом умножителе частоты достигается за счет периодической принудительной синхронизации делителя частоты и управляемого генератора. Сохранение высокой точности умножения частоты может достигаться, например, и при входных сигналах произвольной формы (т.е ° при наличии помех, дребезга и т.д.), если во входном формирователе импульсов использовать фильтрующие, усиливающие и ограничивающие входной сигнал элементы.

Упрощение умножителя частоты достигается за счет введения в него операционного усилителя, что позволяет исключить из устройства два источника тока и два управляемых ключа.

Технико-экономический эффект от использования предлагаемого устройства заключается в том, что ошибки формируемого делителем частоты периода сигнала по отношению к периоду входного сигнала не превышает О, 1Е

Ъ и в установившемся режиме стремится к нулю. Величина ошибки не зависит от параметров входного сигнала, т.е. от его формы, амплитуды, наличия помех, дребезга и т.д. Эксперименты подтвердили постоянное наличие в делителе частоты линейно изменяющегося кода, который используется в других устройствах системы управления, что позволяет расширить функциональные возможности устройства.