Устройство для ввода информации

 

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОР МАЦИИ, содержащее блок формирования тактовых И1ишульсов, первый блок буферной памяти, первый и второй коммутаторы , -первые выходы которых под ключены к управляющему входу первого блока буферной памяти, отличающееся тем, что, с целью повышения его надежности путем искл чения сбоев, в него введены третий коммутатор, второй блок буферной па мяти, первый и второй формирователи счетчик, дешифратор, триггер и преобразователь кодов, вход которого и вход блока формирования тактовых сигнгшов являются входом устройства вход синхронизации преобразователя кодов соединен с первым выходом бло ка формирования тактовых сигналов, второй выход KOToi oro подсоединен к стробирующему входу первого коммутатора и к счетному входу счетчика, выходы которого соединены с входами дешифратора, выход которого подключен к установочному входу триггера, один выход которого подключен к управляющим входам первого коммутатора , первого формирователя, к первому управляющему входу третьего коммутатора , другой выход - к упр вляющим входам второго коммутатора, второго формирователя, к второму управляющему входу третьего коммутатора, выход которого является выходом устройства , а первый и второй информаци онные входы подключены к выходам пер вого и второго формирователей, первый и второй информационные входывыходы которых соединены с ннформаци онными входами-выходами первого и второго блоков буферной памяти соответственно , а информационные входы первого и второго формирователей соединены с выходами преобразователя одов ,стробирующих вход второго комутатора является стробирующим входом устройства, вторые выходы первого и второго коммутаторов соединены с управляющим входом второго формирователя . п I II

COOS СОВЕТСКИХ

О 4

РЕСПУБЛИК

0% (И) 3(59 0 06РЗ 04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 35 186 15/1 8-24 (22) 17.12.82 (46) 07. 04.84 Бюл. 9 13 (72) В.Н.Дударов (53) 681. 327 (088. 8) (56) 1. Авторское свидетельство СССР

М 640432, кл. G 06 F 3/04, 1978.

2. Авторское свидетельство СССР

М 503369, кл. G 06 F 3/04, 1976 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее блок формирования тактовых импульсов, первый блок буферной памяти, первый и второй ком мутаторы, первые выходы которых подключены к управляющему входу первого блока буферной памяти, о т л ич а ю щ е е с я тем, что, с целью повышения его надежности путем исключения сбоев, в него введены третий коммутатор, второй блок буферной па» мяти, первый и второй формирователи, счетчик, дешифратор, триггер и преобразователь кодов, вход которого и вход блока формирования тактовых сигналов являются входом устройства, вход синхронизации преобразователя кодов соединен с первым выходом блока формирования тактовых сигналов, второй выход которого подсоединен к стробирующему входу первого коммутатора и к счетному входу счетчика, выходы которого соединены с входами дешифратора, выход которого подключен к установочному входу триггера, один выход которого подключен к управляющим входам первого коммутатора, первого формирователя, к первому управляющему входу третьего коммутатора, другой выхоц — к управляющим входам второго коммутатора, второго формирователя, к второму управляющему входу третьего коммутатора, выход которого является выходом устройства, а первый и второй информационные входы подключены к выходам первого и второго формирователей, пер- щ

С2 вый и второй информационные входы выходы которых соединены с информаци онными входами-выходами первого и второго блоков буферной памяти соот- С ветственно, а информационные входы первого н второго формирователей сое. Я динены с выходами преобразователя кодов,стробирующих вход Второго коммутатора является стробирующим входом устройства, вторые выходы первого и второго коммутаторов соединены с управляющим входом второго формирователя.

1084775

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства преобразования и буферизации данных и для . сопряжения ЭВМ с каналами связи.

Известно устройство для ввода двоичной информации, содержащее анализатор отсутствия сигналов, блок форми. рования тактовых частот и регенерации, блок памяти, распределителя записи и считывания, блок сравнения, дополнительный блок сравнения и анализатор фазового сдвига f1) .

Наиболее близким к изобретению является устройство для ввода информации, содержащее на входе: блок фор- 15 мирования тактовых частот и регенерации, один выход которого соединен с информационным входом блока памяти, а два других выхода через распределители записи и считывания подключе- gp ны к входам управления блока памяти и к входам блока сравнения скоростей соответственно, анализатор отсутствия сигнала, вход которого соединен с входом блока формирования тактовых 25 частот и регенерации, а выход через элементы ИЛИ подключен к входам установки начальной фазы распределителей записи и считывания, причем к вторым входам элементов, ИЛИ подключены соответствующие выходы блока сравнения скоростей j2J .

Недостатком известного устройства является недостаточная надежность, что объясняется неспособностью выдавать информацию в виде отдельных посылок заданной длины при непрерывно поступающей входной информации и наличием недопустимых "асинхронных сбоев" при фаэировании распределителей записи н считывания.

Цель изобретения — повышение надежности устройства путем исключения сбоев.

Укаэанная цель достигается тем, что в устройство для ввода информации, содержащее блок формирования тактовых импульсов, первый блок буферной памяти, первый и второй комму. таторы, первые выходы которых подключены к управляющему входу первого блока буферной памяти, введены третий коммутатор, второй блок буферной памяти, первый и второй формирователи, счетчик, дешифратор, триггер и преобразователь кодов, вход которого 55 н вход блока формирования тактовых сигналов являются входом устройства, вход синхронизации преобразователя кодов соединен с первым .выходом блока формирования тактовых сигналов, 60 второй выход которого подсоединен к стробирующему входу первого комму.татора и к счетному входу счетчика, выходы которого соединены с входами дешифратора, выход которого подключен к установочному входу триггера, один выход которого подключен к управляющим входам первого коммутатора, первого формирователя, к первому управляющему входу третьего коммутатора, другой выход — к управляющим входам второго коммутатора, второго формирователя, к второму управляющему входу третьего коммутатора, выход которого является выходом устройства, а первый и второй информационные входы подключены к выходам первого и второго формирователей, первый и второй информационные входы-выходы которых соединены с информационными входами-выходами первого и второго блоков буферной памяти соответственно, а информационные входы: первого и вто. рого формирователей соединены с выходами преобразователя кодов, стробирующий вход второго коммутатора является стробирующим входом устройства, вторые выходы первого и второго коммутаторов соединены с управляющим входом второго формирователя.

На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 — временные диаграм. мы процессов записи и считывания.

Предлагаемое устройство содержит блок 1 формирования тактовых сигналов, преобразователь 2 кодов, первый и второй формирователи 3 и 4, третий коммутатор 5, первый н втоРой блоки 6 и 7 буферной памяти, первый и второй коммутаторы 8 и 9 счетчик 10, дешифратор 11 и триггер 12. . Устройство работает следующим образом.

На вход поступает непрерывно информационный сигнал в виде бинарного последовательного кода с тактовой частотой " . Блок 1 иэ входной последовательности формирует импульсы тактовой частоты FT, с которой происходит запись данных:в преобразова. тель 2 кодов. Последний осуществляет преобразование последовательного кода в параллельный и выдает данные отдельными словами заданной длийы на формирователи 3 и 4. На втором выходе блок 1 формирует импульсы с частотой /, где и — длина задан. ного слова (например, прн 16-разрядных словах n=16) . Коммутаторы 8 и 9 в данный момент времени формируют сигналы в зависимости от состояния триггера 12 только на одном из своих выходов, при этом другие выходы от схемы отключаются. В зависимости от состояния триггера 12 коммутатор 5 пропускает на выход данные с формирователя 3 или 4, а формирователи пропускают данные или с преобразователя 2 кодов в блоки буферной.па1084775,УЮ С1 ЯУ ю

&в 7 л ж zn

Составитель И.Алексеев

Редактор В.Данко Техред С.Легеза Корректор А.Тяско

Заказ 2011/43 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4 мяти или с блоков буферной памяти на коммутатор 5.

Пусть в данный момент времени триггер 12 находится, например, в состоянии "1". При этом данные через формирователь 3 поступают на информационные входы блока в буферной памяти в виде сформированного слова заданной длины. Сформированный блоком

1 импульс тактовой частоты слова (1 /п) поступает на коммутатор 8, который при этом на первом своем выходе формирует сигнал управления, по которому происходит запись данных в блок 6, второй выход коммутатора 8 от схемы отключен (например, путем 15 блокировки сигналом триггера); При .. каждом формировании слова формируется тактовый импульс слова и происходит запись данных в блок 6 °

В этот же момент времени при каждом поступлении от ЭВМ импульса на вход о коммутатора 9 последний вырабатывает сигнал управления на втором своем выходе (первый выход отключен сигналом триггера), по которб му происходит считывание записанных ранее данных с блока 7 через формирователь 4 и коюеутатор 5 на выход устройства отдельными словами. Считывание продолжается до тех пор, пока не будет считано все содержимое блока буферной памяти. Запись в блок

6 буферной памяти продолжается до полного его заполнения. Счетчик 10 осуществляет счет количества эаписаннщс слов, разрядность его определяется объемом блока памяти. При поступлении последнего записываемого в.данный блок слова счетчик 10 обнуляется, срабатывает дешифратор 11, который формирует импульс, перебрасывающий триггер в другое состояние

"0". Следующее слово уже записывается в другой блок 7 буферной памяти, а иэ блока 6 через формирователь .

3 и коммутатор 5 считываются записанные перед этим данные на выход устройства и .т.д.

Процессы записи и считывания данных идут независимо один от другого.

На фиг. 2 представлены временные диаграммы записи (ЗП) и считывания (СЧ) для каждого блока буферной памяти.

Скорость считывания должна быть выше скорости записи. Запись идет непрерывно то в один, то в другой блок, считывание начинается с момента переключения триггера 12, когда коммутатор 9 разрешает прием сигналов по входу а, и заканчивается раньше, чем произойдет следующее переключение триггера. Таким образом, полная длина отдельных посылок, выдаваемых устройством, определяется объемом блока буферной памяти (она может так. же задаваться разрядностью счетчика

10 и числом импульсов). °

Предлагаемое устройство имеет более высокую надежность по сравнению с базовым, так как не требует осуществления фазирования коммутаторов

8 и 9, что принципиально исключает возможность "асинхронных сбоев", присущих базовому устройству.