Логарифмический аналого-цифровой преобразователь

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

2 А (19) (11) 3(51) 0 06 С 7 24

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

M A8TGPCMOIVIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3441866/18-24 (22) 19.05.82 (46) 07.04.84. Бюл.Р 13 (72) В.A.ßöêåâè÷ (71) Гомельский государственный. университет (53) 681.335(088.8) (56) 1. Пифровые электроизмерительные приборы. Под ред. Шляндина В.М., "Энергия", 1972, с.23-24, рис.1-14.

2. Авторское свидетельство СССР

Р 906002,, кл. Н 03 К 13/20, 1980 (прототип). (54)(57) 1. ЛОГАРИФМИЧЕСКИЙ АНАЛОГОПИФРОВОР ПРЕОБРАЗОВАТЕЛЬ, содержащий первый и второй пороговые эле- . менты, выходы которых подключены к входам первого триггера, выход которого через формирователь импульса соединен с входом счетчика и с входом инвертора, ключ, выход которого подключен к первому входу первого порогового элемента и к входу линии задержки, выход которой соединен с первым входом второго порогового элемента, источник опорного напряжения, второй триггер, выход которого через токоограничительный резистор соединен с выходом инвертора, с входом третьего порогового элемента и с первой обкладкой накопительного конденсатора, вторая обкладка которого подключена к шине нулевого потенциала, управляющий вход ключа соединен с входом второго триггера, о т л и ч а ю шийся. тем, что, с целью повышения точности преобразования, в него введены делитель напряжения, первый и второй переключатели, вычислительный блок и формирователь с синхронизирующих импульсов, причем выход первого переключателя соединен с входом ключа, первый вход первого переключателя является входом преобразователя, выход источника опорного напряжения соединен с вторым входом

f первого переключателя и с входом делителя напряжения, первый и второй выходы которого подключены соответственно к первому и второму входам второго переключателя, выход которого соединен с вторыми входами первого и второго пороговых элементов, выход третьего порогового элемента подключен к первому входу формирователя синхронизирующих импульсов, первый выход которого соединен с управляющим входом ключа, второй и третий выходы формирователя синхронизирующих импульсов подключены к управляющим входам соответственно первого и второго переключателей, при этом вычислительный блок со)держит запоми- ф нающие блоки, первый и второй блоки вычитания, блок деления, умножитель, блок сложения, выходной коммутатор и входной коммутатор, выходы которого подключены к входам соответствен но первого, второго и третьего запоминающих блоков, выходы первого и второго запоминающих блоков соединены соответственно с первым и вторым входами первого блока вычитания, выход второго запоминающего блока подключен к первому входу второго блока вычитания, второй вход которого соединен с выходом третьего запоминающего блока, выход первого блока вычитания подключен к первому входу блока деления, к второму входу котЬрого подключен выход четвертого запоминающего блока, выход блока деления соединен с первым входом умножителя, второй вход которого соединен с выходом второго блока вычитания, выход умножителя подключен к первому входу блбка сложения, к второму входу которого подключен выход пятого запоминающего блока, выход блока сложения соединен с информационным входом выходного коммутатора,. ,выход которого является. выходом преобразователя, управляющий вход вход1084825 ного коммутатора соединен с четвер,тым выходом формирователя управляющих импульсов, пятый выход которого подключен к управляющему входу выИзобретение относится к устройствам преобразования напряжения по логарифмическому закону и может быть использовано в вычислительных машинах.

Известно устройство, предназначенное для преобразования сигналов по логарифмическому закону, содержащее пороговые элементы, компаратор, генератор импульсов, линию задержки, счетчик (11 .

Однако это устройство характеризуется большой погрешностью преобразования.

Наиболее близким к предложенному по технической сущности является логарифмический аналого-цифровой преобразователь, содержащий ключ, выход которого подключен к входу линии за.— держки и к первому входу первого порогового элемента, выход линии задержки подключен к первому входу второго порогового элемента, выходы первого и второго пороговых элементов подключены к входам первого триггера, выход которого через формирователь импульса соединен с входом счетчика и с входом инвертора, выход которого соединен с входом третьего порогового элемента, с первой обкладкой накопительного конденсатора и с первым выводом токоограничительного резистора, второй вывод которого подключен к выходу второго триггера, вторая обкладка накопительного конденсатора соединена с шиной нулевого потенциала, выход источника опор- ного напряжения подключен к вторым входам первого и второго пороговых элементов (2) .

Недостатком известного устройства является большая погрешность преобразования сигнала.

Целью изобретения является повышение точности преобразования.

Эта цель достигается тем, что в логарифмический аналого-цифровой пре. образователь, содержащий первый и второй пороговые элементы, выходы которых подключены к входам первого триггера, выход которого через формирователь импульса соединен с входом счетчика и с входом инвертора, ключ, выход которого подключен к первому входу первого порогового элемента и к входу линии задержки, ходного коммутатора вычислительного блока, информационный вход входного коммутатора вычислительного б. ока подключен к выходу счетчика. выход которой соединен с первым входом второго порогового элемента, источник опорного напряжения, второй триггер, выход которого через токоограничительный резистор соединен .с выходом инвертора, с входом третьего. порогового элемента и с первой обкладкой накопительного конденсатора, Вторая обкладка которого подключена к шине нулевого потенциала, управляющий вход ключа соединен с входом триггера, введены делитель напряжения, первый и второй переключатели, вычислительный блок и формирователь синхронизирующих импульсов, причем выход первого переключателя соединен с входом ключа, первый вход первого переключателя является входом преобразователя, выход источника опорного напряжения соединен с вторым входом

29 первого переключателя и с входом делителя напряжений, первый и второй выходы которого подключены соответственно к первому и второму входам второго переключателя, выход которого р5 соединен с втоРыми входами первого и второго пороговых элементов, выход третьего порогового элемента подключен к первому входу формирователя .синхронизирующих импульсов, первый выход которого соединен с управляющим входом ключа, второй и третий выходы формирователя синхронизирующих импульсов подключены к управляющим входам соответственно первого и второго переключателей, при этом вычислительный блок содержит запоминающие блоки, первый и второй блоки вычитания, блок деления, умножитель, блок сложения, выходной коммутатор и входной коммутатор, выходы которого подключены к

40 входам соответственно первого, второго и третьего запоминающих блоков, выходы первого и второго запоминающих блоков, выходы первого и второго запоминающих блоков соединены соответ45 стве"но с первым H вторым ВхораМН пер вого блока вычитания, выход BTopoIO запоминающего блока подключен к первому входу второго блока вычитания, второй вход которого соединен с выхо50 дом третьего запоминающего блока, выход первого блока вычитания подключен к первому входу блока деления, к второму входу которого подключен выход четвертого запоминающего блока, 1084825 выход блока деления соединен с первым входом умножителя, второй вход которого соединен с выходом второго блока вычитания, выход умножителя подключен к первому входу блока сложения, к второму входу которого подключен выход пятого запоминающего блока, выход блока сложения соединен .с информационным входом выходного коммутатора, выход которого является выходом преобразователя, управляющий 10 вход входного коммутатора соединен c) четвертым выходом формирователя управляющих импульсов, пятый выход которого подключен к управляющему входу выходного коммутатора Bf.÷èñëèòåëüíoro блока, информационный вход входного коммутатора вычислительного блока подключен к выходу счетчика.

На фиг.1 изображена функциональная схема логарифмического аналого-цифрового преобразователя, на фиг.2

2 функциональная схема вычислительного блока.

Логарифмический аналого-цифровой преобразователь содержит ключ 1,первый пороговый элемент 2, линию 3 задержки, второй пороговый элемент 4, первый триггер 5, формирователь 6 импульса, счетчик 7, инвертор 8, накопительный конденсатор 9, третий пороговый элемент 10, второй триггер 11, токоограничительный резистор 12, шину 13 нулевого потенциала, первый переключатель 14, источник 15 опорного напряжения, делитель 16 напряжения, второй переключатель 17, вход 35

18 и выход 19 преобразователя, формирователь 20 синхронизирукщих импульсов, вычислительный блок 21, в состав которого входят (фиг.2) входной коммутатор 22, первый, второй и третий 40 запоминающие блоки 23-25 соответСтвенно, первый и второй блоки 26 и 27 вычитания, умножитель 28, блок 29 деления, четвертый и пятый запоминающие блоки. 30 и 31, блок 32 сложения, 45 выходной коммутатор 33, управляющие входы 34 и 35 входного и выходного коммутаторов.

* и Работа логарифмического аналогоцифрового преобразователя осуществляется в два этапа. 50

На первом этапе происходит после довательно два измерения логарифма известных отношений, что позволяет вычислительном блоке 21 определить коэффициенты, учитывающие влияние 55 параметров на результат преобразования, а на втором этапе исключить систематическую погрешность при преобразовании неизвестного напряжения.

На первом этапе с второго выхода 60 формирователя 20 синхронизирующих импульсов на управляющий вход первого переключателя 14 поступает сигнал, по которому обеспечивается прохождение сигнала с выхода источника 15 65

Е(/4 4

Цемп, Цист К) где U„ — напряжение источника 15 опорного напряжения

Ю вЂ” коэффициент затухания на единицу длины линии 3 задержки, L — длина линии 3 задержки

К вЂ” коэффициент отражения от конца линии 3 задержки.

После второго цикла,.когда вновь сработают функциональные узлы, как в первом цикле, общее количество. импульсов, поступивших на счетчик 7, равно четырем, амплитуда импульса равна

Первый и второй пороговые элементы 2 и 4 сравнивают амплитуду циркулирующего импульса с величиной порогового напряжения,,поступающего с вы-хода источника 15 опорного напряжения, и срабатывают до тех пор, пока величина амплитуды затухающего импульса при отражении от конца линии 3 задержки не станет меньше порогового напряжения.

В момент равенства сравниваемых сигналов имеем

U = — " = U e К (1+К) (3) ао, K иет где К (коэффициент деления на первом выходе делителя 16 напряжения, общее количество срабатыва.ний первого и второго пороопорного напряжения на вход ключа 1.

Одновременно этот сигнал поступает на делитель 16 напряжения и с его первого выхода через второй переключатель 17 поступает на первый и второй пороговые элементы 2 и 4. При нодаче стробирующего импульса от фор— мирователя 20 синхронизирующих импульсов срабатывает ключ 1. Импульс распространяется по линии 3 задержки и отражается от ее конца. 3а время этого первого цикла первый и второй пороговые элементы 2 и 4 срабатывают по одному разу . при поступлении импульса срабатывает первый пороговый элемент 2, а при отражении от конца линии 3 задержки срабатывает второй пороговый элемеит 4. При этом происходит включение и выключение первого триггера 5 и на вход счетчика. 7 с выхода формирователя 6 импульса поступают два импульса, так как формирователь 6 импульса вырабатывает счетные импульсы по каждому фронту выходного сигнала первого триггера 5.

Амплитуда импульса на выходе ключа 1 после первого цикла равна

1084825

n = AN + В

l (8) m = AN + В

6 (9) 7„K AN + В и — m и - и ij (10) n — m

В = и —, .,:N, Н этан вхоликак (3) (12) иК1. = + В) (7) K =e" (i Kg=e ис. говых элементов 2 и 4 на первом этапе.

Логарифмуя выражение (4) получим ((g K) = (oLL-1, К ) Б + 22и К-gL-7 (1+K ), (4

В правой части выражения (4) обозначим первый член в скобках через

А, а три оставшихся члена через В, и получим

10 (5) Количество счетных импульсов, поступивших на вход счетчика 7, устанавливает на его выходе код, который 15 поступает в вычислительный блок 21 и там запоминается.

После первого измерения с выхода формирователя 20 синхронизирующих импульсов на управляющий вход второго 20 переключателя 17 поступает сигнал, обеспечивающий прохождение напряжения с второго выхода делителя 16 напряжения на первый и второй пороговые элементы 2 и 4 с величиной, равной (6) где К вЂ” коэффициент деления (пере2 дачи ) с второго выхода делителя напряжения 16.

Затем на управляющий вход ключа 1 вновь подается стробирующий импульс и вновь происходит. измерение напряжения с второго выхода делителя 16 напряжения.

В конце этого измерения аналогично описанному имеем

40 где 0 — общее количество срабатываЙ ний первого и второго пороговых элементов 2 и 4 нри втором измерении.

Так как коэффициенты передачи íà 45 первом и втором входах делителя 16 напряжений выбраны равными где и и m — целые положительные числа, то выражения (5) и (7) принимают вид

В вычислительном блоке 21 вычисляются

На этом заканчивается первый работы.

На втором этапе напряжение с да 18 через ключ 1 поступает на нию 3 задержки и преобразуется, на первом этапе.

В соответствии с выражениями и (5) получим

Ъ „= "и + )

U x

НЙО(1 где Uù — напряжение на входе 18, И„ „- количество импульсов, поступивших на счетчик 7 за время измерений.

Результат. измерения в виде кода поступает в вычислительный блок 21, где с учетом коэффициентов по выражениям (10 ) и (11) вычисляется результат преобразования

Результат логарифмического преобразования не зависит от параметров линии 3 задержки, так как влияние их было учтено на первоМ этапе работы при калибровке.

Таким образом, предложенный логарифмический аналого-цифровой преобразователь по сравнению с известным характеризуешься более высокой точностью преобразования.

Составитель 0.0траднов

Редактор Л.Гратилло Техред Л. Иикеш Корректор Г.Решетник

Заказ 2013/45 Тираж 699 Подписное

ВНИИпИ Государственного комитета СССР ло делам иэобретений и открытий

113035, Москва, F-35, Раушская наб., д.4/5

Филиал ПпП "патент", r.Óæãîðoä, ул.Проектная,4