Устройство микропрограммного управления

 

1. УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ, содержащее формирователь адреса,-регистр адреса, первый и второй дешифраторы, блок памяти микрокоманд, буферный регистр , регистр операционных микрот команд, управляющий регистр сдвига т информационных регистров сдвига (т - число разрядов в зоне микрокоманд ) п групп элементов И (п число информационных полей микрокоманды ), блок синхронизации, первый и второй триггеры управления,счетчик , группу элементов ИЛИ, первый элемент И, причем входы логических условий устройства, первая и вторая группы адресных выходов буферного регистра соеди«ены соответственно с первым - третьим входами формирователя адреса, выходы которого соединены с первой группой информационных входов регистра адреса, входы кода операции устройства и третья группа адресных выходов буферного регистра соединены соответственно с второй и третьей группами информационных входов регистра адреса, выходы которого соединены с входами первого дешифратора, первый выход блока синхронизации и выходы первого дешифратора соединены соответственно .с управляющим и адресным входами блока памяти микрокоманд, выходы кода управления которого сбединены соответственно с первым - 1 -м информационным входом управляющего регистра сдвига (k-число зон в микрокоманде адресные выходы - с ° информационнюш входами буферного регистра, а выходы операционных микр команд - с информационными входами регистра операционных микрокоманд, группы выходов с первой по п-ю регистра операционных микрокоманд соединены с первыми входами элементов И соответственно с первой по п-ю группы, выходы которых сочинены с 00 входами элементов ШШ группы, вход а пуска устройства подключен к первону 4: входу блока синхронизации, первый са выход которого соединен с входами синхронизации регистра адреса, буферного регистра и регистра операционных микрокоманд, второй выход блока синхронизации соединен с первым входом первого элемента И, выходы счетчика соединены с входами Второго дешифратора, выходы с первого по п -и которого соединены со вторыми входами элементов И соответственно с первой по п-ю группы, отличающееся тем, что, с цепью сокращения объема оборудова

СОЮЗ СОВЕТСКИХ

СО14ИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„,SU,, 1086431

ВСЮ С 06 F 22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕ П=ЛЬСТВУ т — -тча

Ю

00 (;Ь Вь

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТЙЙ (21} 3514033/18"24 (22} 24.11.82 (46) 15.04.84. Бюл. Н 14 (72) В.Е. Петухов, С.В. Кузнецов, Ю.И. Николаев, В.И. Ключко, Л.С. Сорока, Г.Н. Тимонькин, С.Н. Ткаченко и В.С. Харченко (53) (81.32 (988.8) (56) 1. Авторское свидетельство СССР

N 769544, кл. G 06 F 9/22, 1979.

2. Авторское свидетельство СССР

9 482744, кл. G 06 Р 9/20, 1974.

3. Авторское свидетельство СССР по заявке N 2915890/24, кл. С 06 F 9/22, 1980.

4. Геолецян А.Г. ЭВМ "Напри-3".

Программирование и микропрограммирование. М., "Статистика", 1979,. с. 11-17, рис. 1.5 (прототип) . (54)(57) 1. УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ, содержащее формирователь адреса,.регистр адреса, первый и второй дешифраторы, блок памяти микрокоманд, буферный регистр, регистр операционных микро-. команд, управляющий регистр сдвига

m информационных регистров сдвига (е - число разрядов в зоне микрокоманд) ll групп элементов И (tlчисло информационных полей микроко.манды), блок синхронизации, первый и второй триггеры управления, счетчик, группу элементов ИЛИ, первый элемент И, причем входы логических условий устройства, первая и вторая группы адресных выходов буферного регистра соединены соответственно с первым - третьим входами формирователя адреса, выходы которого соединены с первой группой информационных входов регистра адреса, входы кода операции устройства и третья группа адресных выходов буферного регистра соединены соответственно с второй и третьей группами информационных входов регистра адреса, выходы которого соединены с .входами первого дешифратора, первый выход блока синхронизации и выходы первого дешифратора соединены соответственно . с управляющим и адресным входами блока памяти микрокоманд„ выходы кода управления которого соединены соответственно с первым — М -м информационным входом управляющего регистра сдвига (%-число зон в микрокоманде),адресные выходы — с информационными входами буферного Е регистра, а выходы операционных микро команд — с информационнымн входами регистра операционных микрокоманд, группы выходов с первой по и --ю регистра операционных микрокоманд соединены с первыми входами элементов И соответственно с первой по и-ю

: группы, выходы которых соединены с входами элементов ИЛИ группы, вход пуска устройства подключен к первому входу блока синхронизации, первый выход которого соединен с входами синхронизации регистра адреса, буферного регистра и регистра опера: ционных микрокоманд, второй выход блока синхронизации соединен с первым входом первого элемента И, выходы счетчика соединены с входами второго дешифратора, выходы с первого по и --й которого соединены со вторыми входами элементов И соответ ственно с первой по и -ю группы, отличающееся тем, что, с целью сокращения объема оборудова108643 ния, оно содержит (n+1)-ю, (n+2) þ группы элементов И, второй, третий и четвертый элементы И, элемент И-НЕ, первый, второй и третий элементы задержки., одновибратор, элемент ИЛИ, элемент НЕ, причем первый выход блока синхронизации через первый элемент задержки соединен с единичным входом первого триггера управления,единичный выход которого соединен с вторым входом первого элемента И и управляющим входом управляющего регистра сдвига, первый выход управляющего регистра сдвига соединен с первым входом второго элемента И, выходы управляющего регистра сдвига с вто- рого по (1 +1}-й соединены с входами элемента И-НЕ, выход которого соединен с вторым входом второго элемента И, первым в1 одом третьего элемента И, через элемент НŠ— с первыми входами элементов И (и +1)-й группы, а через одновибратор . — с нулевым входом первого триггера управления и установочным входом счетчика, выход первого элемента И соединен с первым входом четвертого элемента И, нулевым входом второго триггера управления, а через второй элемент задержки с входом синхронизации управляющего регистра сдвига, входом третьего элемента задержки и единичным входом второго триггера управления, выход которого соединен с управляющими входами с первого по в -й информационных регистров сдвига, выходы кода управления блока памяти микрокоманд соединены с входами зле1 мента ИЛИ, выход которого соединен с (%+1)-м информационным входом управляющего регистра сдвига, выход второго элемента И соединен с первыми входамй элементов И (n+2)-й группы и вторым входом четвертого элемента И, выход которого соединен с счетным входом счетчика, выход третьего элемента задержки соединен с вторым входом третьего элемента. И, выход которого соединен с синхронизирующими входами с первого по в-й информационных регистров сдвига, выходы элементов ИЛИ группы соединены с вторыми входами элементов И (п+2)-й группы, выходы которых соединены с информационными входами с первого по rn-й информационных регистров сдвига, выходы которых соединеньь со вторыми входами элементов И (n+1)-й группы, выходы которых соединены с выходами микроопераций устройства, а первый выход устройства соединен с вторым входом блока синхронизации.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок синхронизации содержит триггер пуска, первый и второй генераторы импульсов, причем первый и второй входы блока соединены соответственно с единичным и нулевым входами триггера пуска, единичный выход которого соединен с управляющими входами первого и второго генератора импульсов, выходы которых подключены к первому и второму выходам блока соответственно.

Изобретение относится к области автоматики и вычислительной техники и может быть использбвано при разработке управляющих устройств для систем передачи и обработки данных с микропрограммным управлением.

Известны устройства микропрограммного управления, содержащие блок памяти микрокоманд, регистры, дешифраторы, счетчик, генератор импульсов,. формирователь адреса, элементы задержки, элементы И, НЕ

С11 и Г2З.

Недостатком таких устройств является большой объем оборудования, который обусловлен существенной информационной избыточностью блока памяти микрокоманд, а также отсутствием средств сжатия информации н ее декодирования.

Известно устройство микропрог10 раммного управления, содержащее блок памяти микрокоманд, формирователь адреса, регистры, дешифраторы, генератор тактовых импульсов,трнг/

3 1086431 4 геры управления,,элементы И, эле- микрокоманд, выходы кода управления менты задержки $33, которого соединены соответственно с

Недостатком указанного устройства первым — % -м информационными вхоявляется также большая избыточность дами управляющего регистра сдвига, блока памяти. адресные выходы — с информационВ этом устройстве имеются сред- . ными входами буферного регистра, а ства, позволяющие хранить информацию выход операционных микрокоманд— в сжатом виде. Вместо полного мно- со входом регистра операционных жества кодов операционных микроко- микрокоманд, группы выходов с первой манд в блоке памяти устройства хра- 1п по ъ -ю регистра операционных микронятся только базовые коды, которые команд соединены с информационными затем в соответствии с управляющей входами соответственно с первого по информацией преобразуются s требуе- и-й блоков элементов И, выходы котомые коды микрокоманд. При этом осу" рых соединены с входами блока элеществляется сжатие информации по 5 ментов ИЛИ, вход пуска устройства числу хранимых кодов - вертикаль- является первым управляющим входом ное сжатие. Однако такая дисциплина блока синхронизации, второй выход функционирования приводит к расши- которого соединен с первым входом рению формата микрокоманд. первого элемента И, выход счетчика

Кроме того, в этом случае не реа- ð соединен с входом дешифратора,перлизуется потенциальная возможность вый — ь -й выходы которого соедисжатия информации по числу разрядов иены с управляющими входами сооткодов микрокоманд (горизонтальное ветственно первого — и — го блоков сжатие). Существование такой воз- элементов И С4 3. можновти обусловлено малым числом gg Недостатком известного устройстединиц в кодах микрокоманд и возмож- ва является большой объем оборудоностью их группирования по зонам., вання блока памяти микрокоманд. аи олее лизким к предлагаемому

Цель изобретения — сокращение устройству по дост а ву по достигаемому положи° объема оборудования устройства

30 микропрограммного управления тельному эффекту и технической сущПоставленная цель достигается ности является устройство микропрог- что устройство микропрограм ммного управления, содержащее фор- много управления, содержащее формимирователь адреса, регистр адреса, и второ дешифраторы, блок рователь адреса, регистр адреса, первый и второй дешифраторы,блок и микРокоманд, УфеРный Регистр;З5 п тр операционных микрокоманд,управляющий регист яющий регистр сдвига, в ннфоргистр, регистр операционных микромационных регистров сдвига, и блоков элементов И блок: нтов, лок,.синхронизации, пер-Фп информационных регистров сдвига торо триггеры управления, 4б (® число Разрядов s зоне микро счетчик, блок элементов ИДИ, эле- число инфор ци полей микроко, причем вход логических услоустро ства, первый и второй ад манды), блок синхронизации, первый ресные входы буферного регистра соеустро ства, р ый рой ад и второй триггеры управления, счетчик группы элементов ИЛИ, пердинены соответственно с первым — 4> вый элемен И элемент, причем входы логи" третьим входами формирователя адре- ческих ус и условя устройства, первая са, вьиод которого соединен с пер- " и вторая группы адресных выходов вым ин ормационным входом регистра буферного регистра соединены соотадреса, вход кода операции устрой- ветственно с первым — третьим входаства и третий адресный выход буфер- $6 ми формирователя адреса, выходы ны с первои группой ного регистра соединены соответствен- которого соединены но с вторым и третьим информацион- информационных входов регистра адреными входами регист а а еса р др а, выход са, входы кода операции устройства которого соединен с входом первого . и .третья группа адресных выходов будешифратора, первый выход блока 55 ферного регистра сое нен о регистра соединены соответи выход дешифратора ственно с второй и третьей группами соединены соответственно с управляю- . информационных входов регистра адрещим и адресным входами блока памяти са выходы котор оды.которого соединены с входаS 10864 ми первого дешифратора, первый выход блока синхронизации и выходы первого дешифратора соединены соответственно с управляющим и адресными входами блока памяти микрокоманд,выходы кода управления которого соединены с первыми 3 -ми информационными входами управляющего регистра сдвига (Ф вЂ” число зон в микрокоманде), адресные выходы — с информационными входами буферного регистра, а выходы операционных микрокомаид— с информационными входами регистра операционных микрокоманд, группы выходов с первой по и -ю регистра операционных микрокоманд соединень: с первыми входами элементов И соответственно с первой по и -ю группы, выходы которых соединены с входами элементов ИЛИ группы, вход пуска устрой- 2О ства подключен к первому входу блока синхронизации, первый выход которого соединен с входами синхронизации регистра адреса, буферного ре гистра и регистра операционных микро- 5 команд, второй выход блока синхронизации соединен с первым входом первого элемента И, выходы счетчика соединены с входами второго дешифратора, выходы с первого по и -й которого соединены с первыми входами элементов И соответственно с первой— по п -ю группы,.дополнительно содержит (n+1)-ю, (n +2)-ю группы элементов И, второй, третий и четвертый элементы И, элемент И-НЕ,первый, второй и третий элементы задержки, одновибратор, элемент ИЛИ, элемент НЕ, причем первый выход блока синхронизации через первый элемент задержки

40 соединен с единичным входом первого триггера управления, единичный выход которого соединен с вторым входом первого элемента И и управляющим входом управляющего регистра сдвига, первый выход управляющего регистра

45 сдвига соединен с первым входом второго элемента И, выходы управляющего регистра сдвига с второго по (4+1)-й соединены с входами элемента И-НЕ, выход которого соединен с вторым входом второго элемента И, первым входом третьего элемента И, через элемент НŠ— с первыми. входами элементов И (n+1)-й группы, а через одновибратор — с нулевым входом первого триггера управления н установочным входом счетчика, выход первого элемента И соединен с пер31 Ь вым входом четвертого элемента И, нулевым входом второго триггера уп" равления, а через второй элемент задержки — с входом синхронизации управляющего регистра сдвига, входом третьего элемента задержки и единичным входом второго триггера уп" равления, выход которого соединен с управляющими входами с первого по в-й информационных регистров сдвига, выходы кода управления блока памяти микрокоманд соединены с входами элемента ИЛИ, выход которого соединен с (Ъ +1)-м информационным входом управляющего регистра сдвига, выход= второго элемента И соединен с первыми входами элементов И (n+2)-й группы и вторым входом четвертого элемента И, выход которого соединен с счетным входом счетчика, выход третьего элемента задержки соединен с вторым входом третьего элемента И, выход которого соединен с синхрониэирующими входами с первого rn-й информационных регистров сдвига, выходы элементов ИЛИ группы соединены с вторыми входами элементов И (о+2)-й группы, выходы которых соединены с информационными входами с первого по rn -й информационных регистров сдвига, выходы которых соединены с вторыми входами элементов И (h+1)-й группы, выходы которых соединены с выходами микроопераций устройства, а первый выход устройства соединен с вторым входом блока синхронизации.

Кроме того, блок синхронизации содержит триггер пуска, первый и второй генераторы импульсов, причем первый и второй входы блока соединены соответственно с единичным и нулевым входами триггера пуска,единичный выход которого соединен с управляющими входами первого и второго генератора импульсов, выходы которых подключены к первому и второму выходам блока соответственно.

На фиг.1 приведена функциональная схема предлагаемого устройства микропрограммного управления;на фиг.2 — . фрагмент временной диаграммы работы устройства.

Функциональная схема устройства (фиг.1) содержит формирователь адреса l, состоящий из группы элементов И 2, группы 3 элементов суммы. по модулю два, регистр адреса 4, первый дешифратор 5, блок 6 памяти

7 1086431 8 микрокоманд, формат слов, в котором но из поля 7. 1 буферного регистра 7

Ф имееъадресное 6.1, управляющее 6.2 а переменная-с выхода регистра адреи операционное 6.3 поля, буферный са 4. Начальный адрес задается с регистр 7, включающий поля постоян- входа устройства 35. ной 7.1 и переменной 7.2 части адре- ; Дешифратор 5 выполняет выбор соса, а также поле 7.3 пода логических ответствующего слова (микрокоманды) условий, элемент ИЛИ 8, управляющий из блока памяти 6. Буферный регистр регистр сдвига 9, второй элемент 7 осуществляет запоминание очередзадержки 10, элемент И-НЕ 11,второй ного адреса на время, необходимое элемент И 12, блок синхронизации 13, 10 для формирования следующего адреса. состоящий из триггера пуска 14,пер- Регистр 18 предназначен для хравого 15 и второго 16 генераторов им- нения информативных полей кода опепульсов, первый элемент И 17, ре- рационной микрокоманды. гистр микрокоманд 18, имеющий и ин- Средства управления и синхронизаформационных полей 18.1-18.h, первую 15 ции состоят из блока синхронизации

19.1-о-ю 19

° -о- 19 и группы элемен- : 13, триггеров управления 24 и 33, тов И, группу элементов ИЛИ 20, . элементов И 12, 17, 25 и 29, эле(n 2)-ю группу элементов И 21, пер- мента И-НЕ 11, элементов задержки вый элемент задержки 22, одновибра- 10, 22 и 28, одновибратора 23, тор 23, первый триггер управления. щ элемента НЕ 31 и групп элемен24, четвертый элемент И 25, счетчик тов И 21 и 32.

26, второй дешифратор 27, третий Блок синхронизации 13 служит для элемент задержки 28 и третий эле- формирования двух последовательносмент И 29 пе вый 30 1- -Г-3 р ый 30.1-rn-л-30. tn ни- тей импульсов высокой и низкой частоформационные регистры сдвига, эле- 25 ты (соответственно генераторы 16 и мент НЕ 31 (r +1)-ю. группу элемен- 15). Триггер пуска разрешает работу тов И 32 вто ой т р " ригФер управления . генераторов после прихода сигнала

33, входы йогических .условий, кода "Пуск" на вход 36. Триггер 24 осуоперации и пуска 34-36 соответствен- ществляет управление подачей синхроно, выход микроопераций 37. импульсов в режиме формирования кода

На фиг.2 п ф . по осн ординат указаны - операционной микрокоманды. Триггер выходы элементов функциональной 33 предназначен для задания режима схемы, обозначенные в соответствии работы (запись, сдвиг) регистров с фиг.1. 30. 1-30. rn.

Технические средства предлагаемого устройства условно-могут быть З5 Элементы И 17 и 25 используются разделены на три части: средства для управления подачей синхроимпульхранения и выборки кодов микрокоманд сов с выхода генератора 16 в РеФ средства управления и синхронизации, гистр 9, счетчик 26, установкой средства фор,рования кодов опера- - триггера 33. Элемент И 12 фиксирует ционныхмикрокомащ(еДиничноезначениеочередногоразРЯ

40 да управляющего кода, а элемент И 29

К средствам хранения и выб в орки предназначен для управления подачей кодов микрокоманд относятся форми- импульсов сдвига в регистры 30.1рователь адреса 1 реса, регистр адреса 4, 30. п, Группы элементоы И 21 и 32 дешифратор 5 блок 6 памяти мяти микро- предназначены для управления записью команд, буферный регист 7 и р и регистр . и считыванием .информации из регистмикрокоманд 18. ров 30.1-30.m . .В зависимости от

Формирователь а еса 1 ос др осущест- сигналов на выходах элементов И-НЕ

1 вляет модификацию переменной части 11, элемента НЕ 31 и элемента И 12 ° адреса в соответствии со значениями >0 Элемент И-НЕ 11 сл т я логических условий, маски емыми т — служит для определеовии, маскируемыми . . ния нулевого состояния второго— группой элементов И 2. Собственно (1с+1)-го разрядов регистра 9. модификация адреса производится б локом 3 элементов с мы по д, Одновибратор 23 используется для два. Регистр еса 4 уммы по модулю формирования сигнала б о нуления адреса предназначен N,триггера 24 счетчик 26 для хранения а еса оч адреса очередной микро- чания декодирования (фо ми ования) команды. Постоянная часть ад еса: я ормирования) заносится в егист 4 я часть адреса: кода очередной операционной микрор р непосредствен- команды. Элементы задержки 10,22

1086431

0 О 0 O 0

0 0 0 0 0

0 1 I О 1

0 1 0 10

0 0 0 00

0 0 О 00

А.

А2

0 1 0 1 0

1 О 1 0 О

О 1 1 О 1

О1 О 1

1 0 1 0

1 1 0 О

0 1 0 1

А.

1 1 1 0 0

О 1 1 О 1

9 и 28 осуществляют задержку синхроимпульсов на время считывания информации иэ блока 6, формирования очередной части .кода операционной микрокоманды и установки триггера 33 соответственно.

К средствам формирования кодов операционных микрокоманд относятся регистры 9, 30.1-30.1п,счетчик 26, дешифратор 27, группы элементов И 10

19.1-19.п ИЛИ 20, а также элеменг- ИЛИ 8.

Регистр 9 служит для записи управляющего кода и его сдвига. Этот регистр имеет %+1 разряд,в первые 15

1с разрядов заносится собственно управляющий код, а в (%+1)-й — единичный маркер, формируемый элементом ИЛИ 8. После поступления k импульсов сдвига маркерный разряд пос- 20 тупает в первый разряд регистра, фиксируя (одновременно с нулевым первым — %-м разрядами) момент окончания процедуры формирования кода операционной микрокоманды. 25

Счетчик 26 и дешифратор 27 осуществляют управление коммутатором, состоящим иэ группы элементов И

19.1-19.п и элементов ИЛИ 20.Число импульсов, поступающих в счетчик З0

26 за один цикл формирования кода операционной микрокоманды, полностью определяется числом единиц в управляющем коде. Коммутатор производит последовательную выдачу содержимого полей регистра 18 в регистры

3G. 1-30. m .

1 О 1 0 1 0 0 0 0 0

1 1, 1 0 0 1 0 1 0 О

А 0 0 0 0 О 0 11 0 представляется следующим образом

Где А, А2, A3 — строки массива.

При кодировании исходный массив разбивается на k =4 зоны по в=5 разрядов в каждой. Поскольку каждая из микрокоманд содержит только и =2 информативные зоны, то в формате микрокоманды содержится всего

Информационные регистры сдвига

30.1-30.le предназначены для записи и хранения частей формируемого кода операционной микрокоманды.

Сущность изобретения состоит в повышении экономичности устройства путем уменьшения объема блока памяти на основе горизонтального сжатия кодов операционных микрокоманд. !

Кодирование операционных микрокоманд в предлагаемом устройстве осуществляется следующим образом.

Код операционной микрокоманды состоит .из п +1 полей, из которых одно является управляющим, а n — информационными. к

Управляющее поле S-Ь.1. опера, 1"-1 ционной микрокоманды имеет k разрядов и кодируется по правилу:

1, если 1-я зона исходной операционной микрокоманды является е1,® информативной;

0 — в противном случае.

Число информационных полей микрокоманды определяется из соотношения

tl=tnaX n. р4,Й где Я - общее число микрокоманд, и - число информативных зон в

i-й микрокоманде.

Например, массив кодов операционных микрокоманд вида

М+мп =14 разрядов вместо Ъ е =20 разрядов..Следовательно, благодаря такому кодированию объем массива (блока памяти) снижается на 307.

При декодировании в соответствии с управляющим кодом информа11 10864 тивные зоны занимают часть формируемого кода операционной микрокоманды, соответствующую единичному разряду. Разряды кода микрокоманды, которым соответствует нулевая позиция в управляющем коде, заполняются нулями °

Ввведенный в устройство микропрограммного управления первый элемент задержки позволяет задержать установку первого триггера управления в единицу на время!

31 сч время считывания информации из блока памяти микрокоманд.

Второй элемент задержки позволяет задержать сдвиг информации (управляющего кода) в управляющем регистре сдвига на время, необходимое для очередной записи информации в информационные регистры сдвига.

Третий элемент задержки и обусловленных им связей позволяет задержать сдвиг информации в информационных регистрах сдвига на время установки второго триггера управления в единичное состояние.

Элементы И-НЕ, второй и третий элементы И, элемент НЕ позволяют фиксировать момент окончания декодирования микрокоманды и разрешать ее выдачу на выход устройства.

Четвертый элемент И позволяет управлять подачей импульсов в счетчик в зависимости от значения очередного разряда управляющего кода.

Одновибратор позволяет формировать сигнал обнуления триггеров уп-.

40 равления и счетчика после завершения формирования кода операционной микрокоманды.

Группа элементов И (н+1)-я позволяет управлять выдачей операцион1

45 ной микрокоманды на выход после ее формирования; (h+I)-я группа элементов И содержит 3 rn элементов И, управляющие входы которых соединены с выходом элемента НЕ, а информацион- ные — с соответствующим выходом информационных регистров сдвига, суммарное число разрядов которых равно km . Информационный вход первого элемента И группы соединен с первым выходом первого информационного регистра сдвига, информационный вход второго элемента И группы — с первым

3I 12 выходом второго информационного регистра сдвига, информационный вход 4 -ro элемента И группы — с м. -м выходом (P= ) М(т(, где скобки )d:$ означают округление до ближайшего целью, не меньшего, чем ю6 8 -ro информационного регистра сдвига (e = 4- e;et+ 4/в).

Группа элементов И (n+2)-я позволяет управлять подачей информации в информационные регистры сдвига, (п+2)-я группа элементов И,. также как и первая — о -я группы элементов И и группа элементов ИЛИ, состоит из щ элементов И, причем управляющие входы всех элементов этих групп соединены с выходом второго элемента И, информационный выход i --ro элемента И соединен с выходом i--го элемента группы элементов ИЛИ, а выход — c информационным входом t -го информационного регистра сдвига.

Соединение единичного выхода первого (второго) триггера управления с управляющим V-входом управляющего регистра (информационных регистров) сдвига позволяет задавать режим работы всех регистров.

Элемент ИЛИ позволяет формировать дополнительный (k+I)-й разряд управляющего кода, который выполняет функции маркера конца и не позволя1 ет завершить процесс декодирования до момента формирования последних (нулевых) зон в коде операционной микрокоманды.

Предлагаемое устройство микропрограммного управления работает следующим образом.

В исходном состоянии все элементы памяти устройства обнулены, за исключением триггера 33, который находится в единичном состоянии.

Единичный сигнал присутствует на нулевом выходе дешифратора 27. В регистр 4 с входа 35 занесен код. операции, определяющий начальный адрес микропрограммы.

После прихода сигнала "Пуск" триггер 14 устанавливается в единичное состояние и по первому импульсу с выхода генератора 15 из блока памяти б в регистры 7, 9 и 18 считывается информация (см.фиг.2);

Запись в регистр 9 разрешена нулевым сигналом с выхода триггера 24.

Затем по этому импульсу срабаты19864

13 вает триггер 24, и открывается элемент И 17. Кроме того, переводится в режим сдвига регистр 9.

Первым импульсом с выхода генератора 16,. проходящим через эле- 5 мент И 17, производится обнуление триггера 33, который переводит регистры 30 в режим записи.

Кроме того, если первый разряд управляющего кода имеет единичное fo значение, то элемент И 12 открыт (на выходе элемента И-НЕ обязательно присутствует единичный сигнал, поскольку в (1+1)-м триггере регистра 9 записана единица, маркер и сигнал íà его 15 нулевом выходе равен нулю) и в счетчик 26 через элемент И 25 записывается единица. В результате появляется единичный сигнал на первом выходе дешифратора 27, информация с поля 2п

18. 1 регистра 18 через группы элементов И 19.1 ИЛИ 20 и И 21 заносится в первые разряды регистров

30.1-30.е . Если же в первом разряде управляющего кода записан нуль, 25 то импульс в счетчик 26 не проходит и в первые разряды регистров 30.130.п1 заносятся нули.

Затем по этому же импульсу, задержанному элементом 10, производит- 30 ся сдвиг информации в регистре 9 и установка в единичное состояние, а затем и сдвиг (с задержкой на элементе 28) информации в регистрах

30. 1-30. m. Работа устройства при поступлении следующего импульса на восходе элемента И 17 осуществляется аналогично.

После прихода k-го импульса и сдвига кода в регистре 9 маркерная единица сдвигается в первый разряд регистра и на выходе элемента И-НЕ появляется нулевой сигнал.В результате запрещается занесение и сдвиг в регистры 30.1-30.е и обнуляется 45 триггер 24 и счетчик 26. Кроме того, открывается группа"элементов И 32, и информация (код операционной микрокоианды) поступает на выход устройства 37.

Затем по очередному адресу, сформированному в регистре 4, из блока

31 14 памяти микрокоманд б считывается следующий код, и устройство работает по описанному выше алгоритму.

После считывания и формирования последней операционной микрокоманды, содержащей мнкрооперацию "Конец микропрограммы", производится обнуление триггера 14. После этого в регистр 4 заносится код следующей операции, и по команде "Пуск" начинается выполнение следующей микропрограммы.

Оценка технико-экономической эффективности предлагаемого устройства по отношению к прототипу и базовому объекту.

Объемы оборудования блока памяти иикрокоманд предлагаемого устройства и прототипа (базового объекта) вычисляются по формуле (1) и (2) соответственно:

У = (k+m.ï)NC. i (1) „= k m ЯС„, (г) где 6 =k m — исходная длина линейки, п — число информативных эон, m — ширина зоны.

Тогда

Значения параметров k,m,п,N выбирают в соответствии с конкретными данныии: k = 6, m = 40, m 4, N 512.

Подставляя их в формулу (3),получают д У 79.2 С11, Оценивают величину относитель-. ного выиграша в оборудовании блока памяти

et% — . 100X 31Z.

ЬЫ

Il

Таким образом, технические преимущества предлагаемого изобретения по, отношению к прототипу и базовому объекту состоят в существенном (на

« ЗОХ и более) сокращении объема оборудования блока памяти, сложностью и надежностью которого определяется сложность и надежность устройства в целом.

1086431

1086431

Дуют гРО.Составитель А. Чеканов

Редактор Л. Веселовская Техред И.Метелева Корректор В. Гирняк

Заказ 2243/46

Филиал ППП "Патент", r. Ужгород, ул.. Проектная,4

Ю

Лтим

ФММ

СМиг

ЖУ

Жйг

МИ

Тираж 699 Подписное

ВНИИПИ Государственного комитета. СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5