Микропрограммное устройство управления

 

МИКРОПРОГРАММНОЕ УСТРОЙСТВ УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, выход которого соединен с информационным входом регистра микрокоманд, выход адреса следующей микрокоманды которого подключен к . первым входам элементов И первой группы , вторые входы которых соединены с выходом элемента НЕ, выход регистра адреса микрокоманд соединен с, адресным входом блока памяти микрокоманд, отличающееся тем, что, с цепью сокращения оборудования, оно дополнительно содержит элемент И и группу элементов НЕ, причем вход условий устройства соединен с первым входом элемента И, второй вход которого соединен с выходом признака ждущего режима регистра микрокоманд, и выход - с входом элемента НЕ, выход . которогб соединен с первыми входами элементов И второй группы, вторые входы которых соединены с выходом первого признака режима записи в регистр адреса микрокоманд регистра микрокоманд , выход второго признака режима записи в регистр адреса микрокоманд которого соединен с третьими входами элементов И первой группы, выходы i Kotopux соединены с единичными входами регистра адре.са микрокоманд, нуле (Л вые входы которого соединены с выходами элементов И второй группы,;; третьи входы которых соединены с выходами элементов НЕ группы соответственно , входы которых соединены с выходом адреса следующей микрокоманды регистра микрокоманд.

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (191 (11) зсю G 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К. АВТОРСКОМУ СИИДЕТШЬСТВУ

i у

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГПФ (21} 3454420/18-24 .(22) 22.04.82 (46) 23.10.83. Бюл. 11 39. (72) A.Ô. Дряпак (53) 681.325(088..8) (56) 1. Микропрограммное управление.

M., "Мир", 1973, с. 44-46, рис. 2.5.

2. Авторское свидетельство СССР . H 1503240, кл. G 06 F 9/22, 1974 (прототип). (54)(57) МИКРОПРОГРАММНОЕ УСТРОЙСТВ

УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, выход которого соединен с информационным входом регистра микрокоманд, выход адреса следующей микрокоманды которого подключен к первым входам элементов И первой группы, вторые входы которых соединены с выходом элемента НЕ, выход регистра адреса микрокоманд соединен с, адресным входом блока памяти микрокоманд,. о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования, .оно дополнительно содержит элемент И и

1 группу элементов НЕ, причем вход условий устройства соединен с первым входом элемента И, второй вход которого соединен с выходом признака ждуще" го режима регистра микрокоманд, и выход " с входом элемента НЕ, выход . которого соединен с первыми входами элементов И второй группы, вторые входы которых соединены с выходом перво" го признака режима записи в регистр адреса микрокоманд регистра микроко" манд, выход второго признака режима записи в регистр адреса микрокоманд которого соединен с третьими входами элементов И первой группы, выходы которых соединены с единичными входа-- 19 ми регистра адреса микрокоманд, нулевые входы которого соединены с выхо- дами элементов И второй группы, . ..: г третьи входы которых соединены с выходами элементов HE группы соответственно, входы которых соединены с вы- ходом адреса следующей микрокоманды регистра никрокоманд.10499

4

Изобретение относится к вычислительной технике и может быть исполь" зовано для построения автоматов управления различных вычислительных устройств.

Одним из важных показателей функциональной мощности микропрограммного устройства управления (ИПУ) явля" ется возможность работы с мцкропод- . программами (МПП), что при большом 10 количестве последних дает значитель- ную экономию оборудования.

Известно МПУ, которое может рабо ", тать с Hllfl и содержит блок хранения микрокоманд, регистр микрокоманд, 15 дешифратор адреса микрокоманд, регистр адреса микрокоманд, мультиплексор адреса микрокоманд Pj.

Недостатком устройства является наличие регистра возврата с. логикой управления, что усложняет устройство.

Известно МПУ, в состав котороговходят все блоки, перечисленные для устройства jl), за исключением ре" гистра возврата и дополнительно введен блок управления (2) .

Однако функции регистра возврата в устройстве выполняет часть регист" ра команд, хранящая код операции, что требует введения дополнительного обо" рудования, размещенного как в блоке управления, так и вне его, для управления передачей в нужный момент кода операции в регистр адреса микро;команд, При этом во многих системах команд коды операции различных форматов ко" манд территориально располагаются

s различных частях командного слова, что также потребует в устройстве до- полнительного оборудования для комму- тации частей регистра команд с входом регистра адреса микрокоманд.

Кроме того, оба известных устройства не могут работать с МПП длиной в

45 одну микрокоманду, что наиболее час" то требуется для минимизации общего числа микрокоманд путем склеивания одинаковых микрокоманд, встречающихся в микропрограммах.

Цель изобретения - сокращение оборудования, Поставленная цель достигается тем, что МПУ, содержащее блок памяти микрокоманд, выход которого соединен с информационным входом регистра микро" команд, выход адреса следующей микро"

,команды которого подключен к первым входам элементов И первой группы: вторые входы которых соединены с выходом элемента НЕ, выход регистра адреса микрокоманд соединен с адресным входом блока памяти микрокоманд дополнительно содержит элемент И и группу элементов НЕ, причем вход усповий устройства соединен с первым входом элемента И, второй вход которого соединен с выходом признака ждущего режима регистра микрокоманд, а выход - с входом элемента НЕ, выход которого соединен с первыми входами элементов И второй группы, вторые входы которых соединены с выходом первого признака режима записи в ре-. гистр адреса микрокоманд регистра микрокоманд, выход второго признака режима записи в регистр адреса микрокоманд которого соединен с третьими входами элементов И первой группы, выходы которых соединены с единичными входами регистра адреса микрокоманд, нулевые входы которого соединены с выходами элементов И второй группы, третьи входы которых соединены с выходами элементов НЕ группы соответственно, входы которых соединены с выходом адреса следующей микрокоманды регистра.микрокоманд.

На чертеже представлена схема предлагаемюго устройства, Устройство содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, одноразрядные поля 3 и 4 признаков регистра микрокоманд режима записи в регистр адреса микрокоманд, поле 5 регистра микрокоманд адреса следующей микрокоманды, одноразрядное поле

6 регистра микрокоманд признака ждущего режима, элемент HE 7, группу элементов НЕ 8, регистр 9 адреса микрокоманд, вход 10 условий устройства, группы элементов И 11 и 12, weмент И 13.

Устройство работает следующим образом.

По адресу, находящемуся в регист" ре 9 адреса микрокоманд, из блока 1 памяти микрокоманд выбирается в регистр 2 микрокоманд текущая микрокоманда. (На чертеже указана та часть регистра микрокоманд, которая участвует в формировании адреса следующей микрокоманды).

Рассмотрим механизм формирования адре а следующей микрокоманды. предлагаемом устройстве возможно несколько режимов формирования адре3 104990 са следующей микрокоманды, которые определяются состоянием трех полей

3, 4 и 6 регистра 2 микрокоманд и входа 10 условий.

В первом режиме формируется адрес следующей микрокоманды, равный содержимому поля 5 регистра 2 микро" .команд. Содержимое поля регистра 2 . поступает на входы элементов И 12 непосредственно, а на входы элемен- 10 тов И 11 - через элементы НЕ 8, Так как в каждом разряде выходы элементов И 11 и 12 соединены соответственно с входами R u S регистра 9 адреса микрокоманд, то при наличии единиц на входе 10 условий, в полях 3, 4 и нуля в поле 6 регистра 2 микрокоманд на всех остальных входах эле" ментов И 11 и 12 — также единицы, и содержимое поля 5 фиксируется в триг" 20 герах И регистра адреса микрокоманд, Во втором режиме формируется адрес следующей микрокоманды, равный дизъюнкции содержимого поля 5 регистра 2 микрокоманд И и содержимого 25 регистра 9 адреса микрокоманд И.

Этот режим определяется единичным со стоянием входа 10 условий, поля 4 и нулевым состоянием полей 3 и 6 регистра 2 микрокоманд И. При этом режиме блокируются элементы И 11, а следова тельно, и поступление информации из поля 5 на входы регистра 9. В результате этого содержимое регистра 9 ад-: реса микрокоманд И дополняется единицами, поступающими через элементы

И 12 из поля 5 регистра 2 микроко" манд И.

В третьем режиме формируется адрес следующей ми кро команды, равный

40 конъюнкции содержимого поля 5 и содержимого регистра 9 адреса микро-команд И. Этот режим определяется единичным состоянием входа 10 условий,. поля 3 и нулевым состоянием полей 4 и 6 регистра 2 микрокоманд. Режим

45 отличается от предыдущего тем, что блокируется на элементах И 12 поступление информации в регистр 9 по входам 5 из поля 5 регистра 2 микроко.манд и разрешается по входам R.

В четвертом режиме блокируется запись в регистр 9 адреса микрокоманд

И, в результате чего происходит многократная выборка одной и той же микрокоманды, так- как содержимое регист" 5 ра 9 адреса микрокоманд не меняется.

В этом режиме запись в регистр 9 адреса микрокоманд И запрещена блоки7 4. ровкой элементов И 11 и 12 сигналом, поступающим с выхода элемента НЕ 7 при единичном состоянии поля 6 регистра 2 микрокоманд до снятия единицы с входа 10 условий. Поэтому этот режим является ждущим. После снятия единицы с входа 10 условий содержи" мое поля 5 регистра микрокоманд заносится в регистр 9 адреса микроко" манд одним из трех описанных выше способов в зависимости от состояния полей 3 и 4 регистра 2 микрокоманд.

Рассмотрим как с помощью этих режимов записи в регистр адреса микрокоманд возможен выход из МПП в различные точки микропрограмм без допол" нительного регистра возврата.

Возможность возврата обеспечивается запоминанием части адреса (назовем ее основой адреса возврата) следующей микрокоманды, перед которой происходит уход на МПП, хранение этой части во время выполнения МПП и ис" пользование ее последней микрокомандой МПП для формирования адреса возврата в точку, откуда был совершен уход.

В предлагаемом устройстве основа адреса возврата остается неизменной на протяжении выполнения МПП в регистре адреса микрокоманд, куда она была занесена при уходе. Адреса микрокоманд МПП задаются остальными разря" дами регистра 9 адреса микрокоманд, а разряды адреса, занятые основой адреса возврата, блоком 1 памяти мик" рокоманд игнорируются. Последняя микрокоманда МПП заносит в изменяемую часть адреса код, который B совокуп-. ности с кодом основы воспринимается блоком 1 памяти микрокоманд как адрес возврата.

Сохранение любой части адреса в регистре 9 адреса микрокоманд и одновременно запись (изменение) в ос" тавшуюся часть обеспечиваются в устройстве комбинированием режимов записи в регистр адреса микрокоманд, Пример. Регистр 9 адреса микрокоманд содержит восемь разрядов.

Адрес, по которому выбирается первая микрокоманда МПП равен 0110 1011.

Длина МПП равна девяти микрокомандам.

Левые четыре (старших) разряда регист; ра адреса микрокоманд хранят основу адреса возврата. В этом случае основа адреса возврата равна 0110. Тогда младшие четыре разряда регистра адреса

Содержание регистра 2 микрокоманд после выборки текущей микрокоманды

Адрес следующей микрокоманды в регистре 9

Вид записи в регистр адреса микрокоманды

Адрес текущей ми кроко ма нды в регистре 9

Номер команды

-Поля 6 4 3

Поле 5 ос новы адреса воз вра" та адреса микрокома нды в ИПП

00100011

01101011

011 0110 1011

Запись

001 0110 0001

01101011

0»00001

010 0»0

0011

001: 0110 . 0010

0110 01 10

001 01 !0 0100

01100011

011001! 0

01100100

010 0110

Логическое сложение

0101

Логичес кое сложение

010 0110

0»1

00000010

01100101

010 0110

Ло ги чес кое сложение

00001000

0! 100111

001 0110

0000 3Ьгическое умножение

11110000

0110» 11

-Ф м

Указан номер команды, адрес которой представлен в графе 5

5 104990 микрокоманд можно использовать для задания адресов микрокоманд в ИПП.

8 таблице приведен один из вариантов формирования адресов микрокоманд

ИПП.

В приведенном примере возможен воз.врат в 16 точек, что однозначно определяется разрядностью основы адреса возврата.

Разделение регистра адреса микрокоманд на часть, хранящую основу ад- " реса возврата, и часть, с помощью которой производится задание адресов микрокоманд в ИПП, для каждой МПП .различно. Количество разрядов в каждой

15 части тоже может быть различным и зависит от числа возвратов и длины

МПП.

Устройство позволяет. склеивать (объединять) отдельные одинаковые.1 1110001

000000 10

11»0010

00000001

7 6 микрокоманды, используя рассмотренный выше механизм, так как любую микрокоманду можно рассматривать как выраженную МПП рамму.. При объединении одинаковых микрокоманд также требуется адрес возврата, который бы позволял, использовать ее в разных микропро- . граммах.

Таким образом сохранение в части регистра адреса микрокоманд основы адреса возврата и одновременное задание адресов микрокоманд микроподпрограмм другой еro частью дает воз можность уменьшать объем блока памяти микрокоманд за счет многократного использования. микроподпрограмм длиной от одной микрокоманды и более беэ дополнительного оборудования.

Лэгическое умножение

Логи чес кое сложение

Логическое умножение Логическое сложение

Логическое умножение

1049907

Заказ 8427/46

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Составитель Л.. Логачева

Редактор О. Бугир Техред И. Гергель Корректор А. Повх

Ю ° М ° В ВВ

Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 3-35> Раувская наб., д. 4/5