Множительно-делительное устройство

 

МНОЖИТЕЛЬНО-ДЕЛЙТЕЛЬНОЕ УСТРОЙСТВО, содержащее первый и второй ключи, выкоцы которых поцкгпоч&ал к входу интегратора, выхоц кото рого блок запоминания соединен с входами третьего и четвертого ключей, выход третьего ключа подключен к входу интегратора, цреофазователь напртження во временной интервал, вход которого является входом первого сигнала-сомножителя устройства, выход чех вертого ключа соединен с выходом пятого ключа, вход которого соединен с входом первого ключа и является входом второго сигнала-сомножителя устройства , вход второго ключа является входом сигналЕ делителя устройства, накапливающий сумматор, выход кото рого является выходом устройства, бпок синхронизации, первый выход которого подклк чен к управляющему входу пр&о азователя напряжения во временной таггервап, второй, третий , четвертый н пятый выходы блока синхрони пши. поокгоочены к управляющим входам со ответственно блока запоминания, третьего в четвертого ключей и накапливающего сумматора, отличающееся тем что, с целью повышения точноств. в него введены шестой и седьмой КЛ1Очи , первый и второй элементы И, инвертор , триггер, первый, второй и третий демупьтиплексоры, преобразователь напряжения в код, ретистр памяти и преобразователь кода во временной интервал, причем вход интегратора через шестой и седьмой ключи соединен с шиной нулевого потенциала, выход триггера через инвертор подключен к первому входу первого элемента И, выкод которого соединен с управляющим входом регистра памяти, с дополнительным управпякяпим входом на каппи вакядего сумматора и с первым | входом второго элемента И, второй вход которого подключен к вЬткоду пр& (О образователя напряжения во временной интервал и к информационному входу первого демультиплексора, первый и второй выходы которого соединены соответственно с управляющими входами первого и шестого кгпочей, выход второго элемента И подключен к управляю00 00 щему входу пятого ключа, выход четвертого ключа соединен с входом преофазователя напряжения в код, выход не капливающего сумматора через регистр О) памяти подключен к входу преобразователя кода во временной интервал, Kitxoa которого соединен с информационным входом ffcoporo демультиплексора, первый и второй выходы которого подключены соответственно к управляющим входам второго и седьмого ключей, выход преобразователя напряжения в код соединен с информационным входом третьего демультиплексора, пер , вый и второй выходы которого подключены соответственно к прямому и инверсному входам накапливающего сум

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1088016

3 g С. 06 С. 7/16 фр.

ОПИСАНИЕ ИЗОБРЕТЕН Й

Н ASTOPtHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3511776/18-24 (22) 18. 1 1.82 (46) 23.04.84. Бюл. 34 15 (72) А. Е. Волынский, С. А. Рачин и А. А. Смирнов (53) 681.335 (088.8) (56) 1. Патент США Ж 3646545, кл. 340-347, опублик. 1972.

2. Авторское свицетепьство СССР

М 772411, кп. G 06 С 7/161, 1978 (лрототип). (54) (57) МНОЖИТЕЛЬНОДЕЛИТЕЛЬНОЕ УСТРОЙСТВО, соцержащее первый и второй ключи, выходы которых лоцкаьчены к вхоцу интегратора, выхоц кото» рого через блок запоминания соецинен с вхоцами третьего и четвертого ключей, выхоц третьего ключа поцключен к вхоцу интегратора, преобразователь mtttряжения во временной интервал, вхоц которого является вхоцом первого сигнала-сомножителя устройства, выхоц четвертого ключа соецинен с выхоцом пятого ключа, вхоц которого соецинен с вхоцом первого ключа и является вхоцом второго сигнала-сомножителя устройства, вхоц второго ключа является вхоцом сигнала-целителя устройства, накапливающий сумматор, выхоц которого является выхоцом устройства, блок синхронизации, первый выхоц которого поцключен к управляющему вхоцу преобразователя напряжения во временной интервал, второй, третий, четвертый и пятый выхоцы блока синхронизации. поцкпючены к управляющим вхоцам соответственно блока запоминания, третьго и четвертого ключей и накапливающего сумматора, о т л и ч а ю щ е е с s тем, что, с цепью повышения точности, в него ввецены шестой и сельмой ключи, первый и второй элементы И, инвертор, триггер, первый, второй и третий цемупьтиплексоры, преобразователь напряжения в коц, регистр памяти и преобразователь к ца во временной интервал, причем вхоц интегратора через шестой и сецьмой ключи соецинен с лпм ной нулевого потенциала, выхоц триггера через инвертор поцключен к первому вхоцу первого элемента И, выхоц которо го соецинен с управпяюшим вхоцом регистра памя ти, с дополни тель . ным управляюшим входом накапливающего сумматора и с первым входом второго элемента И, второй

scott которого поцключен к вЬ хоцу преобразователя налряжения во временной интервал и к информационному вхоцу первого цемультиплексора, первый и второй выхоцы которого соецинены соответственно с управляющими вхоцами первого и шестого ключей, выхоц. второго элемента И поцкпючен к управляющему входу- пятого ключа, выхоц четвертого ключа соецинен с вхоцом преобразователя напряжения в коц, выхоц накапливающего сумматора через регистр памяти поцключен к вхоцу преобразователя коца во временной интервал, выхоц которого соецинен с информационным вхоцом второго цемультиплексора, первый и второй выхоцы которого поцключены соответственно к управляющим вхоцам второго и сецьмого ключей, выхоц преобразователя налряжения в коц соецинен с информалигнным

BxotloM третьего демультиппексора, пер, вый и второй выхоцы которого поцкпючены соответственно к прямому и инверсному вхоцам накапливающего сум1088016

15 матора. выхоц триггера соеципен с управпяющими вхоцами первого, второго и третьего цемупьтиппексоров, шестой, сецьмой и восьмой выхоцы бпока синхроИзобретение относится к электрическим вычиспитепьным устройствам и может быть испопьзовано в анапоговых и аналого-цифровых вычиспитепьных машинах. 5

Известно множительное устройство, соцержащее преобразователь напряжения во временной интервал, кцючи, интегратор, блок запоминания и бпок управпея (1) о

Это устройство не реапизует операцию цепения, что является нецостатком.

Наиболее близким к изобретению является множитепьно»цепитепьное устройство, соцержащее преобразоватепь напряжения во временной интервап, первый и второй BbIxogbI которого поцкпючены к управпяющим вхоцам первого и второго ключей, вхоц преобразоватепя напряжения во временной интервал явпя- 20 ется вхоцом первого сигнапа-сомножителя, вхоцом второго сигнала-сомножитепя являются соециненные вхоцы пс вого и второго ключей, вхоцом сигнапацепитепя явпяются вхоц третьего ключа, выхоц первого ключа соецинен с выхоцами третьего и четвертого ключей и с вхоцом интегратора, выхоц которого поцкпючен к вхоцу бпока запоминания, выхоц которого поцкпючен к вхоцу пятого кпюча и к вхоцу масштабного преобразоватепя, выхоц которого соецинен с вхоцом четвертого ключа, выхоцы второго и пятого ключей поцкпючены к вхоцу интегрирующего преобразоватепя нап, 3я- З5 жения в цпитепьность импупьса, первый выхоц которого соецинен с управпяющим вхоцом третьего кпюча, второй выхоц интегрирующего преобразователя напряжения в цпитепьность импупьса поцкпючен 40

R первому вхоцу накаппивающего сумма» тора, выхоц которого явпяется выхоцом устройства, блок синхронизации, первый, второй, третий, четвертый, пятый и шестой выхоцы которого соецинены со- 45 ответственно с управпяющим вхоцом низации подключены . оответственно к счетному входу триггера,к второму входу первого элемента И и к управляющему входу преобразователя кода во временной интервал. преобразоватепя напряжения во временной интервап, с управпяющим вхоцом четвертого кпюча, с управияющим вхоцом пятого кцюча,. с управпяющим вхоцом интегрирующего преобразователя напряжения в цпитепьность импульса и с вторым вхоцом накапцивающего сумматора 2)

Погрешность известного устройства зависит от цпитепьностей интервалов интегрирования, а спецоватепьно, от текущих значений вхоцных переменных.

Цепью изобретения явцяется новы шение точности работы.

С этой цепью в множитепьн<мцец тепьное устройство, соцержащее первый и второй кпючи, выхоцы которых поцкпючены к вхоцу интегратора, выход которого через бпок запоминания соецинен с вхоцами третьего и четвертого ключей, выхоц третьего кпюча поцкпю чен к вхоцу интегратора, преобразоватепь напряжения во временной интервал, вход которого явпяется вхоцом первого сигнала -сомножителя устройства, выхоц четвертого кпюча соецинен с выхоцом пятого ключа, вхоц которого соецинен с вхоцом первого кпюча и является вхоцом второго сигнала-сомножителя устройства, вхоц второго ключа является вхоцом сигнапа-цепитепя устройства, накапливающий сумматор, выхоц которо» го явпяется выхоцом устройства, бпок синхронизации, первый выхоц которого

Ъ поцкпючен к управпяю.дему вхоцу преобразоватепя напряжения во временной интервал, второй, третий, четвертый и пятый выходы блока синхронизации поцкпючены к управляющим вхоцам соответственно бпока запоминания, третьего и четвертого кпючей и накаппиваю»щего сумматора, ввецены шестой и сецьмой кпючи, первый и второй эпементы И, инвертор, триггер, первый, второй и третий цемупьтиппексоры, преобразоватепь напряжения в коц, регистр памяти

3 10880 и преобразоватепь кода во временной интервап, причем вход интегратора через шестой и седьмой кпючи соединен с шиной нулевого потенциапа, выход триггера через инвертор поцкдючен к первому входу первого эпемента И, выкод которого соединен с управпяющим входом регистра памяти, с допопнитепьным управпяюшим входом накаппивающего сумматора и с первым входом второго 1ф эпемента И второй вход которого подкпючен к выходу преобраэоватепя напряжения во временной интервап и к информадионному входу первого демупьтиппексора, первый и второй выходы которого is соединены соответственно с управпяющими входами первого и шестого кпючей, выход второго эпемента И подкпняен к управпяющему входу пятого кдюча, выход четвертого кпюча соединен с входом уй преобразоватепя напряжения в код, выход накаппивающего сумматора через регистр памяти нодкпючен к входу преобраэоватепя кода во временной интервап, выход которого соединен с информадионж м у входом второго цемупьтилпексора, первый и второй выходы которого подкпючены соответственно к управпяющим входам второго и седьмого кнючей, выход преобразоватепя напряжения в код соединен с Эй информадионным входом третьего демуя типпексора, первый и второй выходы которого подкпючены соответственно к прямому и инверсному входам накаппивающего сумматора, выход триггера соединен с управпяющими вкодами первого, второго и третьего демупьтиплексоров, шестой, седьмой и восьмой выходы бпо ка синхронизации поцкпючены соответственно к счетному входу триггера, к второму вкоду первого эпемента И и к управпяющему входу преобразоватепя кода во временной интервап.

На фиг. 1 изображена функдионащ ная схема множитепьно-депитепьного 45 устройства, на которой представден вариант возможного выпопнения бпока синхрониэадии; на фиг. 2 - временные диаграммы управняющих сигнапов.

Предпагаемое устройство содержит S0 преобраэоватепь 1 напряжения во времен ной интервап, интегратор 2, бпок 3 запоминания, первый, второй, третий, четвертый и пятый кпючи 4 - 8, кака пивающий сумматор 9, бпок 10 синхро- Ss ннзапии, шестой и седьмой кпючи 11 и 12, первый, второй и третий демупьти« ппексоры 13 - 15, регистр 16 и, 16

4 преобразоватепь .17 кода во временной интервап, прообразоватепь 18 напряжения в код, триггер 19, первый и второй эпементы И 20 и 21, инвертор 22, входы первого и второго сигнапов-сомножитепей и сигнапа-депитепя 23 — 25 и выход 26 устройства, генератор 27 импупьсов, первый и второй счетчики 28 и 29, первый и второй дешифраторы 30 и 31, первый, второй, третий и четвертый формирователи импупьса 32 - 35 и эпемент И 36.

На фиг. 2 изображены управпяющие сигнапа, формируемые бпоком 10 синхро» низапии, и вызываемые ими изменения

Hs BblKoD,àõ интегратора 2 и бпока 3 запоминания. Дпя управпяющих сигнапов попожитепьный уровень (погическая 1 ) соответствует на диаграмме вкпюченному состоянию управпяемого им бпока ипи замкнутому состоянию коммутируемого бпока.

На фиг. 2а сппошной пинией изображены импудьсы на шестом выходе бпока 10 синхронизации, по которым пере» кдючается триггер 19, текущее состояние которого изображено пунтиром.

На фиг. 2в пунктиром изображен сигнап на пятом выходе, сппошной пиниейсигнап на седьмом выходе бпока 10 синхронизации. На фиг. 2C, б сппошной пинией изображены соответственно сигнапы управпяюшие шестым кпючом 11 и первым кпючом 4, пунктиром — сигнап на первом выходе.

На фиг. 2e, f сппошной пинией изображены управпяющие сигнапы, поступающие на седьмой и второй кпючи 12 и 5, - пунктиром - сигнап на восьмом выкоце бпока 10 синкронизапии.

На фиг. 2 д, h, К соответственно изображены сигнапы на втором, третьем и четвертом выходак бпока 10 синхронизации, пунктиром на фиг. 2к - сигнап управпения пятым кпючом 8.

На фиг. 2 1 изображен эквивапентный входной сигняп интегратора 2, на фиг. 2N - изменения выкодного напряжения интегратора 2 (пункт. ром изображено выходное напряжение бпока 3 запоминания) .

На фиг. 2р изображено выходное иад ряжение преобразоватепя 18 напряжения в код, знаком "+ обозначены те интервапы времени, в течение которых резупь тат преобразования данного напряжения поступает на прямой вход накаппиваюшего сумматора 9, и знаком - - интервап, в течение которого резупьтат преоб»

5 10880 раэования поступает на инверсный вхоц накаппивающего сумматора 9.

Вычиспитепьный процесс занимает цва такта, кажцый иэ которых соцержит г цикпов (на фиг. 2 изображен частичный с спучай при n - 3).

Начало кажцого такта совпацает с импупьсом, формируемым б паком 10 синхронизации на шестом выкоце (фиг.20 1): этот импупьс, возц ействуя на триггер 1 9,1а изменяет его состояние на противопопожное. Таким образом, текущее состояние триггера 19 опрецепяет номер текущего такта: состояние "0 соответствует первому такту (фиг.2 О ), а состояние 1" второму (фиг.2с13). В начапе первого такта триггер 19 устанавпивается в состояние "0 и своим выхоцным сигнапом управпяет цемупьтиппексорами 1315: по цанному сигнапу выхоцы преобразователей напряжения во временной интервал 1 и коца во временной интервап 17 поцкпючаются соответственно к вхоцам управпения шестого и сецьмого кпючей 11 и 12, а выхоц преобразователя 18 напряжения в коц - к прямому вхоцу накапливающего сумматора 9.

В это же время бпок 10 на сецьмом выхоце выцает импупьс, цпитепьность которого равна цпитепьности цикпа Т, (этот импупьс, являющийся сигнапом прохожцения первого цикца, показан на фиг. 261). Вместе с выхоцным сигнапом инвертора 22, который указывает на прокожцение первого такта, цанный импупьс вкпючает первый эпемент И„-20.

Выхоцной сигнап вкпюченного первого эпемента И 20 выцает накаппивающему сумматору 9 и регистру 16 памяти разрешение на работу в течение первого цикпа первого такта, а также во время цанного интервала позволяет преобраэоватепю 1 напряжения во временной интервап выдать импульс на вхоц управпения пятого ключа 8 через второй

45 эпемент И 21.

Во время кажцого цикпа первого и второго такта бпоком 10 синхронизации вырабатываются поспецоватепьно во времени четыре временных интервапа постоянной ццитепьности, которые выцают импупьсы соответствующей цпитепьности на первом, восьмом, втором и третьем выхоцах. Импупьс на первом выхоце имеет цпитепьность, превышающую максимапьную цпитепьность выхоц33 ной вепичины преобразоватепя 1 напряжения во временной интервап, и обеспечивает его запуск в начапе цикпа: по это16 б му сигнапу он преобразует первую переменную на вхоце 23 первого сигнапа-сомножитепя, прецставпенную, например, параметром частотно-временной группы ипи коцом, во временной интервап цпитепьности 1„ и вырабатывает импульс соответствующей цпитепьности.

Аналогично импупьс на восьмом выкоце имеет цпитепьность, превышающую максимапьную цпиъепьность выходной ве- ° пичины преобразоватепя 17 каца во временной интервап и также испопьзуеч ся цпя его запуска: по цанному сигнапу записанный в регистре 16 памяти коц преобразуется преобраэоватепем 17 каца во временной интервап, имеющим коэффициент преобразования g, во временной интервап, зацаваемый импупьсом пропорционапьной цпитепьности. Импупьсы, I выцаваемые на втором и третьем выко» ,цак, испопьзуются как сигнапы управпсния„соответственно разрешающие запоминание выхоцного напряжения интегратора 2 бпоком 3 запоминания и замыкание третьего кпюча 6, причем цпитепьность импупьса на третьем выхоце равна номинапьной постоянной времени интегратора 2.

В начапе первого цикпа первого такта по сигнапу запуска с первого выхоца (фиг.2 1, д 1) преобразоватепь 1 напряжения во временной интервап вырабатывает импупьс цпитепьности tg . Этот импупьс, поступая иа вкоцы управпения пятого 8 и шестого 11 кпючей через соответственно вкпюченные второй эпьмент И 21 и первый цемупьтиппексор 13, .замыкает пятый 8 и шестой 11 кпючи на время tz (фиг.2 1,C2). В резупьта те первой операции вхоц првобразоватепя 18 напряжения в коц на время 4g подключается к второму вхоцу 24 (эквивапенткый вхоцной сигнап преобразователя 18 напряжения в коц показан на фиг. 2)i), а в резупьтате второй вхоц интегратора 2 поцкпючается к шине нупевого потенциапа, и выхоцное напряжение интегратора 2 (фиг.2el) явпяется откпиком на эквивапентный вкоцной сигнап, обусповпенный параэитным вкоцным током 3 операционного усипитепя интегратора 2 (фиг.2(1). Выхоцное напряжение интегратора 2 поспе окончания цанной части цикпа равно гце С - емкость интегрирующего конценсатора интегратора 2. Оцновременно с

7 1088016 8 процессом интегрирования произвопится пенный током } (нв фиг 1 р иг. 11 а2 показапреобраэование в кол второго сигнвлв— ны, соответственно, эквиввпентнь л иввпентный вхолсомножитепя. Преобразователь 18 напря- ной сигнал интегратора 2 в пвнной чаожения в коц работает в режиме непре- ти цикла и вызванное им изменение его рывного запуска, отслеживая "мгновенное% выхопного напряжения). В результате я жение значение вхоцного сигнала: периоп пре панных операций выкоцное напр образования в этом режиме } (Т » 1 . ) интегратора постигает уровня и л ха(п задан внутренним генератором преобразователя 18 напряжения в коп, гце (1} (»} .3

ty,,„- минимальное значение выкопной С величины преобразователя 1 напряжения

По окончании папкой части первого

При разомкнутых четвертом и пятом цикла первого такта на втором выхоце ключах 7 и 8 напряжение на вкоце блока синхронизации вырабатывается преобразователя 18 напряжения в кол И разрешающий сигнал (фиг.2)i), по коотсутствует, и на его выколе формируют- торому включается блок 3 эвцоминания ся нулевые коповые посылки, а Во время и запоминает уровень (3); выхопное замыкания пятого ключа 8 отличный от напряжение блока 3 запоминания уствнуля вхолной сигнал преобразователя 18 навпивается в этой части цикла по кринапряжения в кол преобразуется в кол 20 вой фиг.2ФЗ и по окончании перехоцР» А E где А — козффищиент преоб ного процесса равно ю рвзоввния. ((} э

Через третий пемультиплексор 15 U (1J=U - (t tT }. (4) (<} 1} Э

2» С Х 0 коловые посылки поступают на прямой вхоп накапливающего сумматора 9, пооВ завершающей части первого цикла кольку количество g ненулевых посылок первого такта на третьем выхопе блов первом цикле первого такта равно чиока 10 синхронизации вырабатывается лу преобразования, уклацываюшихся в сигнал (фиг.241), по которому третий интервал плительности t, то в накапключ 6 замыкается на время Т . Вслецпивающем сумматоре 9 после завершения 30 ствие указанной операции выхоп блока 3 данного интервала оказывается записанзаломинания попключается к вкопу инным число, препставляюшее собой сумму тегратора 2, и им интегрируется сумма

К"-"Р„= Ф Е (2} выхопного напряжения блока 3 запоми( нания и эквивалентного сигнала, обуо3$

Л ловленного величиной } (эквивалент.гце f" = константа. тп ный суммарный вхопной сигнал интегратора 2 и вызванный им отклик в цанной

Число Й», прецставпяюшее собой пер- части цикла показаны соответственно вый приближенный результат вычисления, нв фиг. 2(3 m4). По окончании интерва° 0 по разрешающему сигналу первого ла интегрирования выхопное напряжение элемента И 20 переписывается в ре- интегратрра 2 гистр 16 памяти. (1} (} (м} T 3 (»lp) „

По окончании импульса нв первом з z» с выхопе блока 10 синхронизации (фиг.2 ) на его восьмом выхопе вырабатывается

43 (5} импульс включения преобразователя 17 гце - фактическая постоянная врв кола во временной интервал (фиг.2IL1, f 1): мени интегратора 2. по этому сигналу панный преобразователя ра бота преобразователей напряжения вырабатывает импульс плитепьности во временной 1 и копв во временной

"о 1 "}» котоРый через втоРой ц муль интервал 17» интегратора 2 и блока 3

50 т ексор 14 H0gasTca на вхов УпРавлениЯ оминания во втором и,лецу„к седьмого ключа 12. Аналогично первой циклах первого такта аналогична опера части цикла ключ 12 замыкается на циям в первом цикле: поспецоввтепьно время o ° BKo инте Рвторв На укв во времени включаемые преобраэоввтезв""ое времЯ1епоцключветсЯ к шине ® пи напряжения во временной интервал 1 нулевого потенциала, и на выхоце ин- и кола во временной интервал 17 и эатегрвтора 2 формиРУетсЯ отклик на мыкаемые шестой и сецьмой ключи 11 эквивалентный вкопной сигнал, обуспов . и 12 обеспечивают в течение соответ

l0 пожное их состоянию в первом такте.

Управпяющие сигнапы, формируемые на первом, восьмом, втором и третьем вы» хоцак бпока 10 синкройизации)во вто»ром такте повторяют поспецоватепьность сигнапов, выцаваемык в первом такте.

По сигнапу с первого выхоца бпока 10 синхронизации в начапе кажцого цикпа второго такта (фиг.2СЗ, д 2) вкпючается преобразоватепь 1 нацряжения во, временной интервац и своим выхоц» ным импупьсом замыкает первый кпюч 4 (сигнап управпения первым кпючом 4 показан на фиг. 2дЗ), поцкпючая второй ,вхоц 24 к вхоцу интегратора 2. В реэуцьтате выхоцное напряжение поспецнего изменяется по пипообразному закону, обусповпенному суммарным цействием вепичины сигнапа с второго вхоца 24 и эквивапентного сигнапа, вызванного паразитным током 3 (соответствующие вхоцной и выходной сигнапы интегратора показаны на фиг. 2 е.4, m5). К концу цанной части первого цикпа второго такта выхоцное напряжение интегратора 2 уровень выкоцного напряжения интегра тора 2;, и в оставшуюся часть цикпа S

Bblxog бпока 3 запоминания поцкпючает»ся к вкоцу интегратора 2. Таким образом, выкоцное напряжение бпока 3 запоминания по окончании и -го цикпа перво-, го такта 1О

У (о)= — — (Ф +Т +T) — (1-(Т- — ) )Е 1

=-ЭЯ (— (Тi .РЕ )+Т), (g) 15 где g «масштабное сопротивпение интегратора;

Y = RC Ti t Ф ), 20

Во время поспецнего цикпа первого такта на пятом выкоце бпока 10 синхронизации вырабатывается импупьс цпитепьности Т, который спужит сигнапом

25 прохожцения r) -го цикпа и второй раз за время первого такта выцает разрешение накаппивающему сумматору (фиг.252).

На четвертом выхоце бпока 10 синхронизации в завершающей части цикпа формируется интервап в вице импульса цпитепьности Т (фиг.2К2), поступающего на вхоц управпения четвертого кпюча 7, в тече ние данного интервапа четвертый кпюч 7 замкнут и выхоцное напряжение бпока 3 запоминания поцается на вхоц преобразоватепя 18 напряжения в коц (эквивапентный вкоцной сигнап показан на фиг. 2р2). Поцобно первому цикпу такта преобразоватепь 18 напряжения в коц выдает коцовые посыпки Г1 = Л U Cn3, (I которые через третий цемупьтиппексор 15 поступают на прямой вкоц накаппивающего сумматора 9, гце произвоцится накоппение всех посыпок, формируемык эа время цанного цикпа, и суммирова»ние их с первым прибпиженным резупьтатом N1

К концу поспецнего цикпа первого такта в накаппивающем сумматоре 9 записан реэупьтат 50

Дапее, как и в цикпах первого такта, иа восьмом выхоце бпока 10 синхронизации выцается импупьс, по которому вкпючается преобраэоватепь 17 кода во временной интервап (фиг.233, f 2), вырабатываемый цанным преобразоватепем импупьс цпитепьности Тр (фиг.2 f 3) замыкает на указанное время второй кпюч 5, поцкпючая третий ахоп 25 к входу интегратора 2. В резупьтате поц суммарным цействием переменной Ez с третьего вхоца 25 и эквивапентного сигнапа, обусповпенного вепичиной 3, изменяется напряжение на выхоце интег» ратора 2 (вхоцной и выхоцной сигнапы интегратора 2 показаны соответственно на фиг. 215,п16). По окончании цанного интервапа выхоцное напряжение интегратора 2

U =U (t+T) «(Е t+E Т ) )9) (2 ) (1)

21 3n C " o Е,(3Р 20

И =И + — Р =М„+) ТУ (и). (11 т (11

l1

В начапе второго такта триггер 19 устанавпивается выхоцным сигнапом бпока 10 синхронизации в состояние 1" (фиг.203) и перекпючает цемупьтиплексорь) 13 - 15 в состояние, противопо»

По разрешающему сигнапу с второго выкоца бпока 10 синхронизации (фиг.2ф2) выкоцное напряжение интегратора 2 запо минается бпоком 3 запоминания (изменение выхоцного напряжения бпока 3 запоминания показано на фиг. 2п) 7). По

9 10880 ствующих временнык интервапов интегрирование эквивапентного сигнапа, далее бпоком 3 запоминания запоминается

11 1088016 12 окончании пэрехоцного процесса нвпряже- такта соцержится окончательный резупь« ние нв выхоце блока 3 запоминания тат вычисления

О(2!(1) U(2) (40! (43) « ЕФ ЕТ) Обеспечив, как и в известном устройстве

teal! << 1, гце Ь= 1+Е гр получаем

Е Ф+ЕТ

„(г(„(г! „((згх z î (, 1 (В завершающей части первого цикла второго такта на третьем выхоце блока 10 синхронизации вырабатывается сигнал (фиг.2b2), по которому третий ключ 6 замыкается на время 7 . Вспецствие 30 этого выхоц бпока 3 запоминания IloQKIIIQ» чается к вхоцу интегратора 2 и им интбт рируется сумма выхоцного напряжения блока 3 запоминания и эквивалантного сигнала, обусловленного величиной И (вхоцной сигнал интегратора 2 и вызываемые им изменения показаны нв фиг. 216,wB ). К концу цанного интервала выхоцное напряжение интегратора 2

В послецующих циклах второго такта повторяются укаэанные операции в резупь25 тате, как и в первом такте, имеют мес то интервционный процесс на выхоцах интегратора 2 и блока 3 запоминания.

Аналогично первому такту выхоцное напряжение блока 3 запоминания после

30 в «го цикла

Квк и в первом такте работы, во время поспецнего цикла второго такта на пятом выхоце блока синхронизации вырабатывается импульс, который выцвет разрешение накапливающему сумматору 9 (фиг,253). На четвертом выхоце бпо«ка 10 синхронизации в завершвюшей части цикла формируется интервал в вице импульса цпительности (фиг.21(3), управляюшего замыканием четвертого 45 ключа 7. В результате выхоцное напряжение блока 3 запоминания поцвется на

BxoQ преобразователя 18 напряжения в

1 коц (эквивалентный вхоцной сигнал преобразователя 18 напряжения в коц поФФ казан на фиг. 2р3). Преобразователь 18 напряжения коц выцает коцовые посыл ки Р =АО fnl, которые через третий

3 цемупьтиплексор 15 поступают, в отличие от первого такта, на инверсный вхоц накаппиваюшего сумматора 9. В нем после накопления цанных посылок и суммирования их с результатом первого

Таким образом, квк и в известном устройстве, точность результата вычисления практически не зависит от стабиль:ности коэфф щиента перецачи коцируюшего преобраэеватвпя: поцобно известному устройству, в первом такте вычиспяется прибпижвнный результат, а во втором опрецепяется поправка, причем точность поправки, квк и в известном устройстве зависит от паразитного вхоцного тока операционного усилителя в интеграторе 2.

Оцнвко, в отличие от известного устройства, в нервом такте оцновременно с приближенным результатом вычисляется цополнительнвя поправка, учитываюшвя лоспецуюшее влияние выхоцного тока операционного усилителя в интеграторе 2 на величину основной поправки во втором такте. Благоцаря этому результат вычисления не зависит от укаэанного тока, и слецоватепьно, повышается его точность.

В прецложенном множительно-цепитеп ном устройстве блок 10 синхронизации может, например, соцержать генератор 27 импульсов, первый и второй счетчики 28 и 29, первый и второй цешифраторы 30 и 31, формирователи

32 - 35 импульса, элемент И 36. В цанном варианте генератор 27 импульсов вырабатывает импульсы с постоянной частотой спецования, которые обеспечивают периоцическое изменение соотояний (коца) послецоввтепьно включенных счетчиков 28 и 29. Емкость первого счетчика 28 равна 5р Т, а емкость второго счетчика 29 - числу циклов о в квжцом такте. Начало кажцого цикла совпацает с импульсом переноса, выцавв« емым первым счетчиком 28 в моменты его ереаолиеяия, а начало кажцого такта - с импульсом переноса второго счетчика 29, поступающим на соответ13

1088 ствующий выхоц бцока 10 синхрощмзации. Поряцковый номер цикпа опрец пяется текущим состоянием (коцом) второго счетчика 29, а поряцковый номер позиции цикпа (т.е. временной сцвиг относитепьно начапа цикпа, опрецепяемый с точностью цо периоца спе цования1/ генератора 27 импупьсов)0 текущим состоянием первого счетчика 28.

При этом на оцном иэ выхоцов второго 16 дешифратора 31, соответствующем цанному коцу второго счетчика 29 и, сцецоватепьно, номеру текущего цикпа, присутствует погическая 1, а на оотапьных выхоцах второго цешифрато- З ра 1 - погический "0 . Анапогично, кажцой позиции цикпа соответствует пнин из выхоцов первого цешифратора 30, на котором появпяется погическая 1 пншь в моменты, соответствующие дан- М

016 14 ной позиции. Попученные таким образом сигнапы испопьзуются цпя запуска и ос° тановки формироватепей 32 — 35 импупьса (например, триггеров, управпяемых по установочным вхоцам) в моменты времени, привязанные к опреце пенным позициям цикпа, а также цпя формирования с помощью эпемента И 36 сигнапа на четвертом выхоце бпока 10 синхронизации. Данные сигнапы обеспечивают требуемую цпя вычисцитецьного процесса поспецоватепьность управпяющих интервалов постоянной цпитепьности . на выхоцах бцока 10 синхронизации (фиг.2).

По сравнению с известным устройством прецпоженное множитепьно-цепитепьное устройство обпацает более высокой точностью работы.

108801 6 ОЕЕО 6 е е wъ аю ч В<« %

ВНИИПИ Заказ 2675/47 Тирах 699 Поддисиое филиал ППП "Патент", r.Ó)êãîðîä, ул.Проектнаа, 4 о