Цифровое устройство для управления инвертором с квазисинусоидальным напряжением

 

ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ИНВЕРТОРОМ С КВАЗИСИНУСОИДАЛЬНЫМ НАПРЯЖЕНИЕМ, содержащее преобразователь код-частота, формирователь квазисинусоидального напряжения, включаюший счетчик, к выходу которого подключен линейный дешифратор, к входу счетчика подключен преобразователь код-частота, к выходу - вход управляемого кодом переключателя кратности, вькодом подключенного к входу распределителя, логический блок, выполненный на первых элементах ИЛИ, подключенных через первые входы соответствующих элементов И к входам трех вторых элементов fUItf, выходы распределителя подключены к соответствующим первые элементаин ИЛИ первый, пятый и десятый выходы распределителя подключены к входам трех триггеров со счетным входом выходного формирователя, одни входы трех RS-триггеров с прЯ1лам,и инверсным вы ходами которого подключены к выходам трех вторых элементов ИЛИ, выход каждого RS-триггера выходного формирователя подключен к первым входам двух соответствуницих элементов И выходного формирователя, к вторьм входам которых подключены выходы соответствующего триггера со счетным входом, отличающееся тем, что, с целью улучшения формы напряжения на выходе инвертора и обеспечения независимости формы от режима нагрузки, оно снабжено датчиками положительной и отрицательной полуволн токов инвертора, элементами И-НЕ по числу всех указанных датчиков , сумматором, тремя пороговыми блоками, а формирователь квазисинусоидального напряжение - тремя груп (/) пами элементов И и элементами ИЛИ, причем выходы указанных датчиков подключены к первым входам соответcTBSTOffiHX элементов И-НЕ, вторые входы которых подключены к прямым и инверсньм выходам соответствующих RS-триггеров, а выходы через сумматор - к входам пороговых блоков, выходы пороговых блоков подключены к первым входам элементов И соответ00 ствующей группы формирователя квази х синусоидального напряжения, вторые входы которых подключены к выходам ел линейного дешифратора, выходы одноименных элементов И всех групп объ единены через элементы ИЛИ, выходы о: которых подключены к вторым входам соответствующих элементов И логичес кого блока.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (и) М51) Н 02 P 13 18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3539507/24-07 (22) 12.01.83 (46) 30.04.84. Вюл. Р 16 (72) В.Л.Грузов, В.P .Калинин и В.A.Òèõàíîâcêèé (71) Вологодский политехнический институт (53) 621.316.727(088 ° 8) (56) 1. Авторское свидетельство СССР

9 613476, кл. Н 02 Р 13/18, 1978.

2. Авторское свидетельство СССР по заявке Р 3304215/24-07, кл. Н 02 P 13/18, 1981. (54)(57) ЦИФРОВОЕ УСТРОИСТВО ДЛЯ УПРАВЛЕНИЯ ИНВЕРТОРОМ С КВАЗИСИНУСОИДАЛЬНЫМ НАПРЯЖЕНИЕМ, содержащее преобразователь код-частота, формирователь кваэисинусоидального напряжения, включающий счетчик, к выходу которого подключен линейный дешифратор, к входу счетчика подключен преобразователь код-частота, к выходу — вход управляемого кодом переключателя кратности, выходом подключенного к входу распределителя, логический блок, выполненный на первых элементах ИЛИ, подключенных через первые входы соответствующих элементов И к входам трех вторых элементов ИЛИ, выходы распределителя подключены к соответствующим первыч элементам ИЛИ первый, пятый и десятый выходы распределителя подключены к входам трех триггеров со счетным входом выходного формирователя, одни входы трех

RS-триггеров с прямым,и инверсным вЫ. ходами которого подключены к выходам трех вторых элементов ИЛИ, выход каждого RS-триггера выходного формирователя подключен к первым входам двух соответствующих элементов И выходного формирователя, к втории входам которых подключены выходы соответствующего триггера со счетным входом, о т л и ч а ю щ е е с я тем, что, с целью улучшения формы напряжения на выходе инвертора и обеспечения независимости формы от режима нагрузки, оно снабжено датчиками положительной и отрицательной полуволн токов инвертора, элементами

И-HF. по числу всех укаэанных датчиков, сумматором, тремя пороговыми блоками, а формирователь кваэисину- cg

С2 соидального напряжение — тремя группами элементов И и элементами ИЛИ, причем выходы укаэанных датчиков подключены к первым входам соответствующих элементов И-НЕ, вторые входы которых подключены к прямым и инверсным выходам соответствующих

RS-триггеров, а выходы через сумматор - к входам пороговых блоков, выходы пороговых блоков подключены к первым входам элементов И соответствующей группы формирователя квази- 4 синусоидального напряжения, вторые (©1 входы которых подключены к выходам линейного дешифратора, выходы одно- именных элементов И всех групп объ Ql единены через элементы ИЛИ, выходы которых подключены к вторьм входам соответствующих элементов И логичес кого блока.

1089756

Изобретение относится к электротехнике, а именно к системам управления автономными инверторами напряжения, и может быть особенно эффективным в частотно-регулируемьи электроприводах с управлением от микропроцессоров и миниЭВИ.

Известна цифровая схема управления инвертором напряжения, содержащая преобразователь код-частота, два реверсивным счетчика с дешифраторами, формирователь тактовых интервалов, распределитель и переключатель кратности t;13.

Эта система обладает черезмерной сложностью из-за нерационального >ñ использования счетчиков, а качество выходного напряжения невысоко. При необходимости формирования трехфазной системы управляющих импульсов в известном устройстве требуется двенадцать реверсивных счетчиков и сложная схема формирователя на выходе распределчтеля. Кроме того, в известном устройстве образованы замкнутые контура, например, выход преобразователя аналог-код, вход преобразователя аналог-код. Это может из-за запаздывания привести к нарушению тактовой синхронизации всей системы и к появлению сбоев.

Наиболее близким по структуре, алгоритму фУнкционирования и достигаемому резуль ату к изобретению является цифровое устройство для управления инвертором напряжения, содержащее генератор, управляемый кодом, включающий в себя последовательно соединенные генератор тактовойчастоты и управляемьй делитель частоты, формирователь квазисинусоидаль ного напряжения, включающий в себя 40 последовательно соединенные счетчик и линейный дешифратор, переключатель кратности, распределитель, логический блок, сосгсяший из двух групп ячеек ИЛИ и ячеек И, и формирователь, 45 включающий в себя первую и вторую группы триггеров, выходами соединенных с входами ячеек И формирователя, причем выход вышеупомянутого генератора соединен с входом формирователя квазисинусоидального напряжения, первый вьхсд которого соединен с одним из входов переключателя крат ности, а второй выход связан с первым входом логического блока, выход переключателя кратности соединен с входом распределителя, выходы которого подключены к второму входу логического блока, кроме того, первый, пятый и десятый выходь; распределителя соединены с входами первой груп- 60 пы триггеров формирователя, в то время как соответствующие входы второй группы триггеров формирователя связаны с седьмым выходом формирователя квазисинусоидального на- у пряжения и с выходами лсгическогс блока Г2 3.

Известное устройство не содержит аналоговых элементов, основная часть алгоритма просто реализуется на микропроцессоре, а на выходе устройства формируется шесть последовательностей управляющих импульсов, модулирован ных по закону синуса, что улучшает форму выходного напряжения инвертора

Основным недостатком известного устройства является зависимость формы выходного напряжения и тока инвертора от коэффициента мощности нагрузки, что приводит к снижению точности частотно-регулируемых приводов и зависимости коэффициента передачи ст нагрузки.

Цель изобретения — улучшение формы напряжения на вьходе инвертора и обеспечение независимости формь.. напряжения от режима нагрузки инвертора.

Для достижения этой цели устройство для управления инверторсм, содержаы,ем преобразователь код-часто. та, формирователь квазисинусоидального напряжения, включающий счетчик, к выходу которого подключен линейный дешифратор, к входу счетчика подключен преобразователь код-частота, к выходу — вход управляемого кодом переключателя кратности, выходом подключенного к входу распределителя, логический блок, выполненный на первых элементах ИЛИ, подключенных через первые входы соответствуют их элементов И к входам трех вторых элементов ИЛИ, выходы распределителя подключены к соответствующим первым элементам ИЛИ, первый, пятьй и десятый выходы распределителя подключены к входам трех триггеров со счетным входом выходного формирователя, одни входы трех RS-триггеров с прямым и инверсным выходами которого подключены к выходам трех вторых элементов

ИЛИ, выход каждого RS-триггера выходного формирователя подключен к первым входам двух соответствующих элементов И выходного формирователя, к вторым входам которых подключены выходы соответствующего триггера со счетным входом, снабжено датчиками положительной и отрицательной полуволн токов инвертора, элементами И-НЕ по числу всех указанных датчиков, сумматором, тремя пороговыми блоками, а формирователь квазисинусоидального напряжения — тремя группами элементов И и элементами ИЛИ, выходы датчиков положительной и отрицательной полуволн токов инвертора подключены к первым входам соответствуют;их элементов И-НЕ, вторые входы которых подключены к прямым и инверсным вы1089756 ных импульсных последовательностей, совпадающих по фазе с полуволнами то. ков на выходе инвертора. Эти импульс. ные последовательности подаются на первые входы элементов И 19, выполняющих функции датчиков состояния полуфаз инвертора, а на вторые входы которых поступают импульсы с выходов триггеров 15, опрецеляющие интервалы возможной работы вентилей инвертора. Сигналы с выходов да чиков состояния полуфаз через сумматор

20 подаются на вход переключателя ходам соответствующих RS-триггеров ° выходы через сумматор — к входам пороговых блоков, выходы которых под ключены к первым входам элементов И соответствуюшей группы формирователя квазисинусоидального напряжения, вторые входы которых подключены к выходам линейного дешифратора, выходы одноименных элементов И всех групп объединены через элементы ИЛИ, выходы которых подключены к вторым вхо- 1() дам соответствующих элементов И логического блока.

На фиг. 1 приведена схема устройства; на фиг. 2 — схема формирователя вспомогательных алгоритмов; íà 35 фиг. 3 — таблица вспомогательных алгоритмов; на фиг. 4 — диаграммы работы устройства.

Схема устройства (фиг. 1) содержит генератор 1 тактовых импульсов, счетчик 2, образующий с генератором тактовых импульсов генератор, управляемый кодом, и выполняющий функции преобразователя 3 код-частота, последовательно соединеннь.е счетчик 4, линейный дешифратор 5 и формирователь 6 вспомогательньж алгоритмов, образующие формирователь 7 квазисинусоидального напряжения, делитель, управляемый кодом и выполненный на счетчике 8, распределитель 9 импульсов, логический блок 10, собранный на последовательно соединенных элементах И 12 и элементах ИЛИ 13, формирователь 14 импульсов, содержаь,ий первую группу триггеров 1.5 со счет- З5 ным входом, вторую группу RS-триггеров 16 и элементы И 17, датчики 18 положительного и отрицательного полу. волн токов инвертора элемента И-РЕ

19, сумматор 20, переключатель 21 4() алгоритмов, содержащий три пороговых блока 22. Формирователь 6 вспомогательных алгоритмов (фиг. 1) содержит три группы элементов И 23 (фиг.2), выходы соответствующих номеров кото" 45 рых объединены элементами ИЛИ 24.

На фиг. 4 приведено задаваемое напряжение полуфазы )з, реализуемое напряжение U<, а также отпираюшие импульсы одного транзистора при =0 (Ч11, фиг. 4), для у = 30 эл. (Vl ) и для )"=75 эл. (Ч1 ) .

Устройство работает следуют- им образом.

Импульсы с выхода генератора 1 тактовой частоты (фиг. 1) поступают на счетный вход счетчика 2 .импульсов, на параллельные входы которого при каждом его переполнении записывается инверсный код требуемой частоты (g7«g<... oL ). Таким образом реалиэу- 60 ется простая схема управляемого делителя частоты, в совокупности с генератором тактовой частоты выполняющая функции преобразователя 3 кодчастота. Сигнал с вьхода преобразова 65 теля код-частота поступает на вход счетчика 4, который вместе с линейным дешифратором 5 и формирователем

6 вспомогательных алгоритмов вьполня. ет функции формирователя 7 квазисинусоидального напряжения, т.е. формирует широтно-модулированные импульсные последовательности, обеспечивающие требуемую форму напряжения на выходах инвертора. Выход счетчика 4 поступает на вход переключателя 8 кратности, выполненного на счет чике, образующем управляемый кодом (2„2 .. 2„) делитель, причем изменение коэффйциента деления задается тем же кодом, что и задание частоты.

Переключатель кратности формирует импульсы переключения позиций распределителя 9, с кратностью (по частоте), пропорциональной величине входной частоты, задаваемой кодом. Все двенадцать выходов распределителя поступают на входы логического блока

10 (входы 1-й группы элементов ИЛИ

11), на другие входы которого (входы элементов И 12), подается одна из трех импульсных последовательностей (соответствующих одному из трех алгоритмов переключения вентилей инвертора) с выходов формирователя 7 квазисинусоидального напряжения. Импульсы с первого, пятого и десятого выходов распределителя, а также с выходов логического блока поступают на соответствующие входы формирователя 14, причем импульсы с распределителя поступают на входы 1-й группь; триггеров 15, а импульсы с логического блока — на входы второй группы триггеров 16. На вьходе триггеров 15 формируются импульсы интервала возможного включения вентилей инвертора, а на выходах триггеров 16 импульсы, модулированные по требуемому закону. Эти две системы импульсов объединяются на входах элементов

И 17, с .которых импульсные последовательности поступают на выходные каскады системы управления вентилями инвертора.

Одновременно с измерительных элементов (в схеме использованы шунты) сигналы "та "тВ, ()тс (фиг ) посту пают на входы датчиков 18, на выходах которого формируются шесть прямоуголь1089756 алгоритмов 21, содержащего три пороговых элемента 22, настроенных на

)три различных уровня срабатывания

О, (-" 1, = 2, что соответствует либо полному совпадению по фазе полуволн тока и соответствукщих ин- тервалов возможной работы (= О), либо наличию несовпадений в одной полуфазе (q,= 1), либо наличие одновременного несовпадения в двух полу. фазах, что соответствует коэффициентам мощности нагрузки инвертора

Kq„=l; 0,54 Кр (1 и Ос К<<0,5

В результате на выходе переключателя алгоритмов формируется одна из трех команд, определяющая из какой 15 комбинации выходных импульсов линейного дешифратора S набирать широтномодулированную импульсную последовательность, причем нарастаюшая (по длительности импульсов) импульсная последовательность формируется отбором импульсов с дешифратора в прямом направлении, а совпадающая — отбором в обратном направлении.

Формирование алгоритмов блоком 6 (фиг. 1) осуществляется следующим способом. На входы трех групп элементов И 23 (фиг. 2) подаются комбинации импульсов с соответствукжих выходов линейного дешифратора 5 (фиг. 1), на общие входы которых подаются импульсы с соответствующих выходов переключателя алгоритмов. Выходы одинаковых номеров элементов

И 23 объединяются по три на шести элементах ИЛИ 24 (фиг. 2) . Приведенная схема формирует каждую полуволну напряжения на 12 основных интервалах 120 тактами, с помощью дополнительных воздействий возможно формирование íà 12п интервалах, где 4р и = 1,2,3...1О при сохранении выбранной тактовой частоты. На фиг. 3 приведены в табличной форме формируемые импульсные последовательности управления вентилями инвертора, 45 где значащими цифрами оббзначены открытые вентили инвертора, а нулям соответствует закрытое состояние вентилей, участвующих в формировании напряжения на данном интервале. Не обозначеннье вентили на данном интервале в работе не участвуют. Для примера ломанными горизонтальными линиями показана последовательность отбора импульсов различных алгоритмов для режимов г= 30в эл. и у=75 эл о 55

Названия алгоритмов имеют следуют ий смысл. Условность первого алгоритMR заключается в том, что он синтезирован, исходя из предположения, что угол сдвига между током и напря- 60 жением на выходе инвертора отсутствует (Э = О), но кривая тока непрерывна. Критический алгоритм соответствует граничному режиму, когда угол коммутации тока равен основному интервалу дискретности инвертора (в нашем случае „ = У/3 ), экстремальный алгоритм соответствует теоретически возможному максимальному углу коммутации >/2. Поэтому на каждом втором тридцатиградусном отрезке каждого интервала дискретности он не показан, так как 7 )У/2 не имеет смысла.

На фиг. 4 показаны импульсные последовательности, поясняющие работу устройства. Вдесь U - задаваемая форма полуволнь. линейного напряжения. Однако эту форму не реализовать, так как на двух первых и двух последних десятиградусных интервалах нарушается условие U >+ U>< + П

=0. Поэтому для получения реализуемой формы U приходится смещать крайние импульсы внутри своих десятиградусных интервалов. В соответствии с алгоритмом, приведенным на фиг.

4, при формировании напряжения полуфазы U при у = 30 эл. íà VT„„например, подаются управляющие импульсы V130 (фиг. 4), формируемые на каждом первом тридцатиградусном отрезке интервала по критическому алгоритму, а на каждом втором — по условному алгоритму. Для случая

7 - 75 эл. интервал коммутации то= ка превышает на 15 эл. основной интервал дискретности преобразовао теля. Поэтому каждые первые 15 эл.. после коммутации полуфазы существуют два короткозамкнутых контура с током в ннверторе, и формирование импульсных последовательностей для управления вентилями инвертора (например, Vl, фиг. 4) осуществляется по экстремальному алгоритму, а остальные 45 эл. основного интервала дискретности инвертора — по критическому алгоритму (фиг. 4,3).

Таким образом, по сравнению с известным в предлагаемом устройстве формируемые импульсные последовательности управления вентилями инвертора автоматически перестраиваются по сигналам о текущем состоянии полуфаз (о режиме нагрузки) инвертора, обеспечивая неизменность формы квазисинусоидального напряжения на выходе„ инвертора. При этом вышеупомянутые импульсные последовательности формируются эа счет поочередного отбора сигналов, вырабатываемых по законам трех жестко зашитых в программу алгоритмов. Время перестройки, т.е. перехода с одного алгоритма на другой, соответствует одному тактовому интервалу, что для приведенного примера соответствует 1,5 эл. Благодаря использованию трех неизменных алгоритмов и минимальному количеству коммутаций основная часть схемы (блоки 7-10) реализуется на одном микропроцессоре, а в случае исполь1089756

zz

$ C

Puz. Г зования преобразователя в более слож ном комплексе числовьм управлением функции перечисленных блоков и блока 3 (фиг.1) реализуются ЭВИ. Стабилизация формы напряжения делает постоянным коэффициент передачи 5 инвертора по напряжению, расширяет диапазон частотного регулирования, 1 исключает шагание исполнительных приводов на ползущих скоростях. Это приводит к повышению точности и снижению зоны нечувствительности исполнительных следящих приводов,что особенно важно в приводах роботов и манипуляторов.

1089756

ВНИИПИ Заказ 2951/54 Тираж 667 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4