Устройство калибровки и нормализации сигналов

 

1. УСТРОЙСТВО КАЛИБРОВКИ И НОРМАЛИЗАЦИИ СИГНАЛОВ, содержащее последовательно соед шенные аналогоцифровой преобразователь, ключ и блок памяти, входы синхронизации которых соединены соответственно с первым, вторым и третьим выходами синхронизатора, вход которого объединен с входом аналого-1Д1фрового преобразователя, и блоки Сравнения, отличающееся тем, что, с целью повьппения точности нормализации сигналов и автоматизации компенсации нелинейных искажений, в него введены формирователь границы зон контрольных уровней, три селектора-мультиплексора , элемент И, формирователь значений старших разрядов выходного кода и .п -3 последовательно соединенных формирователя значений младших разрядов выходного кода, при этом первый, второй, третий и четвертый выходы блока памяти соединены с соответствующими входами первого селектора-мультиплексора и формирователя границы зон контрольных уровней, выходы которого соединены соответственно с входами второго и третьего селекторов-мультиплексоров и первым, вторьнч и третьим входами формирователя значений старших разрядов выходного кода, четвертый вход и выходы которого соединены соответственно с выходом аналого-цифрового преобразователя и соответствующими входами первого, второго и селекторов-мультиплексоров , выходы которых соединены соответственно с первым, вторым и третьим входами первого формирователя значе НИИ младгшх разрядов выходного кода, причем выход первого селектора-мультиплексора с первым входом блока сравнения, второй вход и выход которого соединены соответственно с объединенными четвертыми входа (/) ми всех формирователей значений младших разрядов выходного кода и первым входом элемента И, второй вход которого соединен с выходом синхронизатора и объединенными пятыми входами всех формирователей значений младвисс разрядов выходного кода и формировасо теля значений старших разрядов выходIMi ного кода, выход блока сравнения сое00 динен с шестым входом первого формисд рователя значений младших разрядов выходного кода, соответствующие выходы формирователя значений старших разрядов выходного кода и П -3 формирователей значений младших разрядов выходного кода являются выходами устройства, где;, п -число разрядов аналого-цифрового преобразователя. 2. Устройство по п.2, отличающееся тем, что формирователь значений младших разрядов выходного кода содержит коммутатор, полусумматор, блок сравнения и эле

СОЮЭ СОЭЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) Н 04 В 3/46

OllHCAHHE ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЫ:ТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3357527/18-09 (22) 04.11.81 (46) 07.05.84. Бюл.917 (72) В.В. Акимов, Л.С. Гельбштейн, Б.П. Лукашов, Б.Н. Павлов, Е.Е. Парисенков и В .А. Славнин (53) 621..398.6 (08&.8) (56) 1. Справочник по телеметрии под ред. Э.Л. Грюнберга. М., "Машиностроение", 1971, стр. 153, рис.320 (прототип) (54)(57) 1. УСТРОЙСТВО КАЛИБРОВКИ

И НОРМАЛИЗАЦИИ СИГНАЛОВ, содержащее последовательно соединенные аналогоцифровой преобразователь, ключ и блок памяти, входы синхронизации которых соединены соответственно с первым, вторым и третьим выходами синхронизатора, вход которого объединен с входом аналого-цифрового преобразователя, и блоки сравнения, о т л и ч а ю щ е е с я тем, что, с целью повышения точности норма лиэации сигналов и автоматизации компенсации нелинейных искажений, s него введены формирователь границы эон контрольных уровней, три селектора-мультиплексора, элемент И, формирователь значений старших разрядов выходного кода и и -3 последовательно соединекных формирователя значений младших разрядов выходного кода, при этом первый, второй, третий и четвертый выходы блока памяти соединены с соответствующими входами первого селектора-мультиплексора и формирователя границы зон контрольных уровней, выходы которого соединены соответственно с входами второго и третьего селекторов-мультиплексоров и первым, вторым и третьим входами формирователя значений старших разрядов выходного кода, четвертый вход и выходы которого соединены соответственно с выходом аналого-цифрового преобразователя и соответствующими входами первого, второго и третьего селекторов-мультиплексоров, выходы которых соединены соответственно с первым, вторым и третьим входами первого формирователя значений младпих разрядов выходного кода, причем выход первого селектора-мультиплексора соединен с первым входом блока сравнения, второй вход и выход которого соединены соответственно с объединенными четвертьыи входами всех формирователей значений младших разрядов выходного кода и первым входом элемента И, второй вход которого соединен с выходом синхронизатора и объединенными пятыми входами всех формирователей значений младших разрядов выходного кода и формирователя значений старших разрядов выходного кода, выход блока сравнения соединен с шестым входом первого формирователя значений младших разрядов выходного кода, соответствующие выходы формирователя значений старших разрядов выходного кода и и -3 формирователей значений младших разрядов выходного кода являются выходами устройства, где, П --число разрядов аналого-цифрового преобразователя.

2. Устройство по п.2, о т л ич а ю щ е е с я тем, что каждый формирователь значений младших разрядов выходного кода содержит коммутатор, полусумкатщэ. блок сравнения и элеI09I357 да.

30 мент И, причем выход коммутатора соединен с первым входом полусумматора, выход которого соединен с первым входом блока сравнения, выход которого соединен с первым входом элемента К, второй вход полусумматора, первый и второй входы коммутатора, второй вход блока сравнения и второй вход элемента И являются соответственно первым, вторьи, третьим, четвертым и пятым входами форИзобретение относится к измерительной технике и может быть использовано для автоматической коррекции сигналов при их обработке °

Известно устройство калибровки и нормализации сигналов, содержащее последовательно соединенные аналогоцифровой преобразователь, ключ и блок памяти, входы синхронизации которых соединены соответственно с первым, 10 вторым и третьим выходами синхронизатора, вход которого объединен с входом аналого-цифрового преобразователя, и блоки сравнения (1 ) .

Однако известное устройство имеет 15 низкую точность нормализации сигналов, а компенсация нелинейных искажений осуществляется при ручной обработке информации.

Цель изобретения — повышение точ- 20 ности нормализации сигналов и автоматизации компенсации нелинейных искажений.

Для достижения поставленной цели в устройство калибровки и нормализа- 25 ции сигналов, содержащее последовательно соединенные аналого-цифровой преобразователь, ключ и блок памяти, входы синхронизации которых сое.динены соответственно с первым, втоpbIM и . гретьим выходами синхронизатора, вход которого объединен с входом аналого-цифрового преобразователя, и блоки сравнения, введены формирователь границ зон контрольных уровней, три селектора — мультиплексора, элемент И, формирователь значений старших разрядов выходного кода и П -3 последовательно соединенных мироватсля значений младйпх разря дов выходного кода, третий вход коммутатора является шестым входом формирователя значений младших разрядов выходного кода, а выход и второй вход полусумматора, выходы элемента И, блока сравнения и коммутатора являются соответствующими выходами формирователя значений младших разрядов выходного коформирователя значений младших разрядов выходного кода, при этом первый, второй, третий и четвертый выходы блока памяти соединены с соответствующими входами первого селекторамультиплексора и формирователя границы зон контрольных уровней, выходы которого соединены соответственно с входами второго и третьего селекторов-мулитиплексоров и первым, вторым и третьим входами формирователя значений старших разрядов выходго кода, четвертый вход и выходы которого соединены соответственно с выходом аналого-цифрового преобразователя и соответствующими входами первого, второго и третьего селекторов-мультиплексоров, выходы которых соединены соответственно с первым, вторым и третьим входами первого формирователя значений младших раэрядов выходного кода, причем выход первого селектора-мультиплексора соединен с первым входом блока сравнения, второй вход и выход которого соединены соответственно с объединенными четвертыми входами всех формирователей значений младших разрядов выходного кода и первым входом элемента

И, второй вход которого соединен с выходом синхронизатора и объединенными пятыми входами формирователей значений младших разрядов выходного кода и формирователя значений старших разрядов выходного кода, выход блока сравнения соединен с шестым входом первого формирователя значений wrapших разрядов выходного кода, соответствующие выходы формирователя

1091357 значений старших разрядоВ выходного кода и и -3 формирователей значений младших разрядов выходного кода являются выходами устройства, где число разрядов аналого-цифрового 5 преобразователя

При этом ка>хдый формирователь значений иладших разрядов выходного кода содержит коммутатор, полусумматор, блок сравнения и элемент И, причем 10 выход коммутатора соединен с первым входом полусумматора, выход которого соединен с первым входом блока сравнения, выход которого соединен с первым входом элемента И, второй вход полусумматора,первый и второй входы коммутатора, второй вход блока сравнения и второй вход элемента И являются соответственно первым, вторым, третьим, четвертым и пятым входами 20 формирователя значений младших разрядов выходного кода, третий вход коммутатора является шестым входом формирователя значений младших разрядов вь»ходно»о кода, а выход и второй .".S вход полусумматора, выходы элемента

И, блока сравнения и коммутатора являются соответствующими выходами формирователя значений младших разрядов выходного кода. 30

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство калибровки и нормализация сигналов содержит аналогоцифровой преобразователь 1, ключ 2, блок. 3 памяти, синхронизатор 4, формирователь 5 границ зон контрольных уровней, состоящий из двух сумматоров 6 и 7, двух блоков 8 и 9 вычита,j ) ния и трех полусумматоров 10-12, формирователь 13 значений старших разрядов выходного кода, состоящ»ш из трех блоков 14-16 сравнения, четырех элементов И 17-20, элемента

НЕ 21 и элемента ИЛИ 22, первь»й, второй и третий селекторы-мультиплексоры 23-25 соответ<.теменно, и -3 формирователя 26 1 - 26 „« значений младших

), I разрядов выходного кода, каждыи из которых состоит из коммутатора 27, полусумматора 28, блока сравнения 29 и элемента И 30, блок 31 сравнения, а также элемент И 32, кроме того,на чертеже показаны выходы 33.», 33 устройства.

Устройство работает следующим образом.

На входы аналого-цифрового преобразователя ЛЦП 1 и синхронизатора 4 поступает информация, в кадре которой в определенном канале передается калибровочный сигнал датчиков последовательно передаваемыми уровнями

3.» (0X), Э g (33,3Е); Эз (66,6X)

»» Э+ (1007) . ЛЦП 1 преобразовывает входную информацио в и -разрядный параллельный двоичный код, а синхронизатор 4 выделяет тактовые синхросигналы для управления АЦП 1, канальный интервал калибровочного сигнала для управления ключа 2 и определяет моменты времени для занесения .кодов калибровочных уровней Э

32, 3>, 3+ в соответствующие ячейки блока 3 памяти. Коды Э.! и

32, Э2 и Э3, 33 и 3. поступают на входы полусумматоров !О-!2 формирователей 5, на выходе которых < .формируются коды границ промежуточных зон

Э + Э 32+3 Э +Э

Блоки 8 и 9 вычитания определяют разност»» q < 32» 3 4

2 У1 ЭФ 2 а сумматоры 6 и 7 формируют границы зон 3 и 3 необходимые для коррекр + Э ции сигналов, когда их входные значения выходят за пределы калибровочной шкалы датчиков (не показаны).

Коды информации с выхода АЦП I посимвольно сравниваются с кодами гра»иц зон 31, 32 и 33 в блоках

14-! 6 сравнения формирователя 13.

Состояние выхода блока 15 сравнения через элемент И 19 поступает на выход 33 старшего разряда устfl ройства. Следующий выход 33, формируется элементами НЕ 21 И 17 и 18 и ИЛИ 22 по состоянию выходов блоков 14 — 1.6 сравнения. Значение выхода этого разряда определяется состоянием выхода блока 14 сравнения, когда на выходе блока 15 сравнения присутствует "0", и состоянием выхода блока 16 сравнения, когда на выходе блока 15 сравнения имеется

Ф1! II

Селектор-мультиплексор 23 по выходному коду двух старших разрядов устройства выбирает ближайший к коду АЦП 1 калибровочный уровейь Э;

По результату сравнения АЦП 1 с ко109!357 дом Э! в блоке 3! сравнения элемент И 32 формирует следующий разряд (33 . ) выходного кода, который управляет работой коммутатора 27 первого формирователя 26 значений млад.— ших разрядов выходного кода.

Селекторы-мультиплексоры 24 и 25 по коду двух старших выходных разрядов устройства (33n и 33„1 ) выбирают коды зон, соседних с выбранным кодои калибровочного уровня Э соответственно (3; и 3 ).

Коммутатор 27 формирователя 26.! в зависимости от состояния выхода блока 31 сравнения выбирают код, ближайший к коду АЦП 1 из кодов (3 „и3;). Иа выходе полусумматора 28 формиро. р;+3, 1о ввтеяя 2б форвяруется яод; — 1 яяв

Э-+ 3

1 1, который сравнивается в блоке сравнения 29 формирователя 26> кодом АЦП 1 и результат сравнения через элемент И 30 формирователя 26 поступает на разрядную шину (33.„ ). .. Входы полусумматора 28 первого формирователя 26 соединены с входами Зо коииутатора 27 второго формирователя 261, управляемого выходом бло-. ка 29 сравнения первого формирователя 26 .Выбранное коммутатором 27 значение кода, ближайшего к коду

АЦП 1, подается на полусумматор 28 формирователя 26>, на другой вход которого. поступает выходной код полусумматора 28 формирователя 261 °

Блок 29 сравнения формирователя 26 о 40 формирует значение следующего разряда выходного кода, который через элемент И 30 поступает на выходную шину (331, ql

Аналогичным образом работают сле3 -3

Выход элемента И 30 последнего формирователя 26 „ 2 подключен к выходу

331 младшего разрядного кода.

Импульсы синхронизатора 4 в конце нреобразовани22 стробируют для однозначности через элементы И 19 н 20р

НЕ 21 и И 30 все разряды выходного кода. Таким образом осуществляется сравнения .кода АЦП 1 каждого символа с кодами калибровочных уровней сигнала 3 1 - Э+ и квантованными по двоичному закону до разрядности AlgI l. кодами промежуточных зон между Эб и3> 32 пЭЗ Э иЭ+

LpepaaraeMoe устройство обеспечивает автоматическую коррекцию сигналов по уровням калибровочного канала без внешних воздействий на сам сигнал. Коррекция осуществляется изменением начала отсчета и масштаба цифровой шкалы, причем каждому значению аналогового сигнала калибровочного уровня присваивается определенный цифровой двоичный код, который не зависит от его цифрового эквивалента в шкале АЦП 1, и в случае неравномерного расположения калибровочных уровней, когда разности между соседними калибровочными уровнями неодинаковы, устройство осуществляет автоматическую компенсацию этих нелинейных искажений.

Коррекция сигналов в устройство осуществляется цифровым методом после преобразования аналоговых сигна- . лов в двоичный ь-разрядный код. без воздействия на сами сигналы, что значительно повышает точность коррекции, которая тем выше, чем больше разрядность АЦП 1, и обеспе чивает автоматическую компенсацию нелинейных искажений.

1091357

ВНИИПИ Заказ 3102/55 Тираж á35 Подписное

Филиал ППП "Патент", г. Ужгород, ул.Проектная,4