Резервированное устройство для решения интегральных уравнений

 

РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ИНТЕГРАЛЬНЫХ УРАВНЕНИЙ, содержащее первый блок сравнения, -г первый вход которого соединен с первым выходом счетчика адреса значений ядра, второй вход - с выходом регистра порядка, а выход - с первым входом блока управления, второй блок сравнения, первый вход которого соединен с первым выходом счетчика адреса коммутируемого канала, второй вход - с выходом регистра порядка , а выход - с вторыт/ входом блока управления, коммутируемые каналы, каждый из которых содержит регистр физического адреса, блок памяти значений ядра, первый коммутатор, третий блок сравнения, сумматор, узел выделения приращений, счетчик значений функции и блок обнаружения ошибок, первый, второй и i-ретий входы которого соединены соответственно с выходом блока памяти значений ядра, с первыми входами сумматора и счетчика значений функции, а выход через элемент ИЛИ - с третьим входом блока управления, первый вход третьего блока сравнения соединен с вторым выходом счетчика адреса KONiMyTHpyeMoro канала, первый выход - с управляющими входами блока обнаружения ошибок, блока памяти значений ядра, сумматора и сч -т-чика значений функции, входная шина устройства подключена через буферный регистр к входам первых коммутаторов и непосредственно к входам установки счетчиков значений функции , входам сумматоров и к информационным входам блоков памяти значений ядра, адресные входы которых соединены со счетчиком адреса значений ядра, а информационные выходы через соответствующие первые коЯмутаторы - с первыми входами соответствующих сумматоров, выходы которых подключены соответственно к входам узлов выделения прираа1ений, (Л выходы которых подключены к входам соответствующих сумматоров, счетчиков значений функции и соответств лощим информационным входам второго коммутатора,управляющий вход которого подключен к вторым выходам блоков сравнения, а выход - к управляющим входам соответствующих ico сумматоров, а выходы счетчиков значений функции подключены к выходной N3 СП шине устройства, отличающееся тем, что, с целью повышения надежности устройства, оно содержит буферный счетчик математического адреса канала, буферный регистр физического адреса, канала, общий регистр Лизического адреса канала, дешифратор , а в каждом канале по одному регистру математического адреса, первый выход регистров физического адреса канала соединен с установочными входами соответствующих регистров математического адреса канала, а второй выход - с входами реконфигурации общего регистра физического адреса канала, выход которого через дешифратор соединен с первыми управляющими входами регистров математи

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСН ИХ

РЕСПУБЛИН (19) (11) 3(51) 6 06 Е 11/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

211 3336 6 22/1 8-24 (221 11 . 09 . 81 (461 15.05.84. Бюл. )) 18 (721 Б.Н.Малиновский, В.П.Боюн и А.И.Небукин (711 Ордена Ленина институт кибернетики АН УССР

<(53! 681.325(088.81 (561 1. Патент С()А )) 3665418, кл. 340-172.5,4 06 Б 11/00, опублик. 1972.

2. Патент Великобритании

lt 11443344118866, кл. С,,4 А, 6 06 К 11/00, опублик. 1976.

3. Авторское свидетельство СССР

)) 687452, кл. С, 06 ) 1/02, 1978 (прототип ). (54 )(57) РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО для Решения интегРАльных УРАВнений, содержащее первый блок сравнения, первый вход которого соединен с первым выходом счетчика адрсса значений ядра, второй регистра порядка, а выход — с первым нходом блока управления, второй блок сравнения, первый вход которого соединен с первым выходом счетчика адреса коммутируемого канала, второй нход — с выходом регистра порядка, а выход — с вторым входом блока управления, коммутируемые каналы, каждый иэ которых содержит регистр физического адреса, блок памяти значений ядра, первый коммутатор, третий блок сравнения, сумматор, . узел выделения приращений, счетчик значений функции и блок обнаружения ошибок, первый, второй и третий входы которого соединены соответственно с выходом блока памяти значений ядра, с первыми входами сумматора и счетчика значений функции, а выход через элемен — ИЛИ вЂ” с третьим входом блока управления, первый вход третьего блока сравнения соединен с вторым выходом счетчика адреса коммутируемого канала, первый выход — с управляющими входами блока обнаружения ошибок, блока памяти значений ядра, сумматора и сч чика значений функции, входная шина усТройства подключена через буферный регистр к входам первых коммутаторов и непосредственно к входам установки счетчиков значений функции, входам сумматоров и к информационным входам блоков памяти значений ядра, адресные входы которых соединены со счетчиком адреса значений ядра, а информационные выходы через соответстнующие первые коЯмутаторы — с первыми входами соответствующих сумматоров, выходы которых подключены соответственно к входам узлов выделения приращений, выходы которых подключены к входам соответствующих сумматорон, счетчиков значений функции и соответствующим информационным входам нторого коммутатора.управляющий вход которого подключен к вторым выходам блокон сравнения, а выход — к управляющим входам соответствующих сумматоров, а выходы счетчиков значений функции подключены к выходной шине устройства, о т л и ч а ю

Изобретение относится к нычислительной технике и может быть применено для построения высоконадежных устройств для регггения интегральных уравнений.

Известно устройство для решения интегральных уравнений, в котором используется для повышения надежности резервирование размещением. устройство содержит блок управления, 10 рабочие и замещающие их резервные группы блоков, состоящие из блока памяти, связанного с сумматором, и блока обнаружения ошибок, входы которого соединены с блоком памяти и сумматором, блоки сдвиговых регистров, по одному блоку на. каждую основную и замещающие ее реэервньгс: группы блоков, причем вход каждого блока сдвиговых регистров соединен с выходами блоков обнаружения ошибок соответствующих рабочей и замещающих ее резервных групп блоков, а выходы каждого блока сдвиговых регистров связаны с управляющими 25 входами блока обнаружения, ошибок, блока памяти и блока сумматора сооТ нетатвующей рабочей и замещающих ее резервных групп блоков 1.1,г.

Недостатком такого устройства янляется то, что резервные группы блоков, замещающие одну иэ рабочих групп, не могут быть использованы для замещения других рабочих гругп.

Закрепление резервных групп блоков за определенными рабочими группами требует большого количества резервных групп для обеспечения необходимой надежности.

I! О

Известно также устройство для решения интегральных уравнений, з котором использовано скользящее резервирование. Это устройство содержит группы блоков, состоящие иэ нроцессорон и связанных с ними аварийных каналов, каналы ввода-вывода и запоминающие устройстна, соединенные с каждым из процессорон, и блок прерываний. В устройстве в случае отказа одного из процессоров испран- 56 ный процессор через анарийный канал снимает задачу с отказавшего проканала с входами этих регистров, а вторые выходы — c вторыми входами

cоотнетст1!ующггх блокон сравнения, перные выходы которых подключены к входам соответствующих регистров физического адреса канала. цессора и сам приступает к ее выполнению (2 „1..

Недостатком устройства является то, что задача в данный момент может выполняться только на одном npoqeccope и нс !«оаеТ на несколь:<их.

;Q i.c cHþêààт произноди: ель !ocTь усT ройства на отдельных задачах .

Наиболее близким к изобретению по технической сущности являетс.я y cTpoécTâo, которое .одержи-. регистр порядка, с:етчик адреса значений ядра, перзый блок сравнения, од"н вход которого соединен со счетчиком адреса значений ядра, другой вход с регистром порядка, а выход подключен к блоку уггравления, счетчик адреса коммутируемого канала, второй блок сравнения, один вход которо"o соединен со счетчиком адреса коммутируемого канала, другой вход — с

DpгисTpovi !.Орядг<а, а выход подключен к блоку управления, каналы, состоящие из регистра физического адреса, блск

TopoI o соединен! c блоком il 3!<я тv з ачений ядра, суглглатором и реверсинньгг счетчиком, а выход подключе". через элемент ИЛИ к блоку управления, н блока сравнения, один нход которог-о связаг! со счетчиком адреса коммутируемого канала, а один выход подключен к управляющему входу блока обнаружения ошибок, блока памяти значений ядра, сумматора и реверсивного счетчика, входную шину, подключенную через регистр к коммутаторам и непосре:гстненно к ренерсинным счетчикам, к блокам сумматора и -< информационным нходам блоков памяти значений ядра адресные входы которых

1 соединены со счетчиком адреса значений ядра, а информационные вьн<оды связаны через соответствующие !<он .утаторы с oдними нходами соотве "стнующих сумматоров, ныходы которых подсоединены к входам узлов выделения приращений, выходы которых подключены через другой комглутатор, связанный с другим ны:<одом блоков сравнения, к управляющим входам cooTçåT—

1092511 ствующих блоков сумматора и непосредственно к другим входам соответствующих блоков сумматора и к реверсивным счетчикам, выходную шину, .связанную с выходами реверсивных счетчиков. Устройство обеспечивает выполнение задачи на нескольких каналах, при этом остальная часть всех каналов, имеющихся в устройстве, может не использоваться 33.

Однако в случае отказа одного из рабочих каналов наступает отказ нсего устройства, так как н нем отсутствует аппаратура, обеспечивающая подключение неиспользуемых (неработающих) каналов вместо отказавших рабочих каналов.

Цель изобретения — повышение надежности и упрощение устройства за счет использования неработающих каналов в качестве скользящего резерва для рабочих каналов.

Поставленная цель достигается тем, что устройство для решения ин— тегральных уравнений, содержащее перный блок сраннения, первый вход которого соединен с первым выходом счетчика адреса значений ядра, вторый вход — с выходом регистра порядка, а выход — с первы>л входом блока управления, второй блок сравнения, первый вход которого соединен с первым выходом счетчика адреса коммутируемого канала, второй вход — с выходом регистра порядка, а выход с вторым входом блока управления, коммутируемые каналы, каждый иэ которых содержит регистр физического адреса, блок памяти значений ядра, первый коммутатор, третий блок сравнения, сумматор, узел выделения приращений, счетчик значения функции и блок обнаружения ошибок, первый, второй и третий входы которого соединены соответственно с выходом блока памяти значений ядра, с первыми выходами сумматора и счетчика значений функции, а выход через элемент ИЛИ вЂ” с третьим входом блока управления, первый вход третьего блока сравнения соединен с вторым выходом счетчика адреса коммутируемого канала, первый выход — с управляющими входами блока обнаружения ошибок, блока памяти значений ядра, сумматора и счетчика значений функции, входная шина устройства подключена через буферный регистр к входам первых коммутаторов и непосредственно к входам устанонки счетчиков значений функции, входам сумматоров.и к информационным входам блоков па ляти значений ядра, адресные входы которых соединены со счетчиком адреса значений ядра, а информационные выходы через соответствующие первые коммутаторы — с первыми входами соответствующих сумматоров, выходы которых подключены соответственно к входам узлов выделения приращений, выходы которых подключены к входам соответстнующих сумматоров, счетчиков значений функции и соот5 ветствующим информационным нходам второго коммутатора, управляющий вход которого подключен к вторым ныходам блоков сравнения, а выход к управляющим нходам соответстнующих сумматоров, а выходы счетчиков значений функции подключены к выходной шине устройства, содержит буферный счетчик математического адреса канала, общий регистр физического адреса канала, буферный регистр физического адреса канала, дешифратор, а в каждом канале по одному регистру математического адреса, первый выход регистров физического адреса канала соединен с установочными входами соответствующих регистров математического адреса канала, а второй выход — с входами реконфигурации общего регистра физического. адреса канала, выход которого через ешифратор соецинен с первыми управляющими входами регистров математического адреса, вторые управляющие входы которых соединены с выходами соответствующих блоков

ЗО обнаружения ошибок, первые выходы регистров математического адреса канала соединены через счетчик адреса коммутируемого канала с входами этих регистров,а вторые выходы — с

35 вторыми входами соотнетствующих блоков сравнения, первые выходы которыхподключены к нходам соответствующих регистров физического адреса канала. .лп На фиг.1 представлена блок-схема предлагаемого устройства для решения интегральных уравнений; на фиг.2 — блок-схема блока управления.

Устройство (фиг.1 1 содержит счетчик 1 адреса значений ядра, счетчик 2 адреса коммутируемого канала, первый и второй блоки 3 и 4 сравнения, регистр 5 порядка, входную шину 6, блок 7 управления, групп 0- Г-1, каждая из которых состоит из третьего блока 8 -8 „срано нения, регистра 9„-9 математического адреса, регистра 104-10 физического адреса, блока 11 „-11, памяти значений ядра, перного ком55 мутатора 12 -12 „, сумматора 13н-13 узла 14 -14, нйделения приращений счетчика 15,>-15 значения функции и блока 16,>-16 1обнаружения ошибок, первый эле.".ент ЙЛИ 17, буферный счетчик 18 математического адреса канала, общий регистр 19 физического адреса канала, буферный регистр 20 физического адреса канала. дешифратор 21, первые выходы 22 -22 бло65 ков 8 >-8р „ сравнения, буферный ре1092511 гистр 23, второй коммутатор 24, вторые выходы 25О-25 ) блокон 8 — 8 сравнения и выходную шину 26.

Блок 7 управления (фиг.2) содер жит узел 27 памяти микрокоманд с регистром 28 адреса микрокоманды к регистрами микрооперации ?9, адреса следующей микрокоманды 30 и кода встанления 31, дешифратор 32 мккрооперацик, дешифратор 33 кода ветвления, элементы И 34, второй )О элемент ИЛИ 35 и блок 36 синхросигналов.

В устройстве (фиг.1 1 первые выходы счетчиков 1 и 2 связаны с первыми входами блоков 3 и 4 сравнения соответственно, с вт арымк входами которых соединен выход регистра 5 порядка, связанный с входной шиной

6. Выходы блоков 3 к 4 сравнения соединены с первым входом блока 7 20 управления. Информационные выходы блоков 11 -11 памяти сумматоров

13g-13 .„ и счетчиков 1.5 в-15 „подключейы к соответствующим входам блоков 16 -16.g, oáíàðóæåíèÿ ошибок. 25

Выходы блоков 16 -16(< непосредственно подключены к вторым управляющим входам соответствующих регистров 9 -9 „и через элемечт ИЛИ 17 к третьему входу блока 7 управления. 30

Счетчик 2 связан с буферным счетчиком 18 математического адреса группы. Вход счетчика 2 соединен с первыми выходами регистров 9П вЂ” 9 „ а выход — с первыми входами регистров

9 -9 и вторыми входами соответствующих блоков Яр-8 сравнения, с первыми входами которых связаны первые выходы соответствующих регистров 9 -9 1.регистр 19 физического адреса канала связан с буферным регистром 20 физического адреса канала. Вход реконфигурации регистра 19 соединен с первыми выходами регистров 10,(-10 „, а выход через дешифратор 21 — с вторыми управляющими входами регистров 9 -9 „, с другими нхоцамк которых связаны другие выходы соответствующих регистров 10 -10

Управляющие входы блоков 1бд-16 < снязаны с выходом 22 соответствующих блоков 8 -8 „сравнения. Адресные

/ входы блоков 11 -11 памяти подключены к ныходу счетчика 1, а управляющие входы — к выходу 22 соответствующих блоков 8 <-8 „.Информационные входы блокон 11 -11 „ соединены с нходной шиной б, а информационные выходы « с входами коммутаторов 12-12 1 . Управляющие входы коммутаторов 12 р-12 связаны с регистром 23, 60 подключеннйм к входной шине 6, а выходы коммутаторов 12д-12 1 соединены с .входами сумматоров 13 ц-13 1, подключенных к входной шине 6 и одними управляющими входами к выходу

22 соответствующих блокон 8в-8 „.Âûходы сумматоров 13д-13 „ соединены с узлами 14с -14 1 выделения приращений. Выходы узлов 14 -14 1подключены к другим входам сумматоров 13 -.

13д к реверсивным счетчикам 15ц—

15 <и через коммутатор 24,связанный с выходами 25 блоков 8 -8, к другим управляющим входам сумматоров

13в-13 1.Входы реверсинных счетчикон

15в-15 соединены с входной шиной

6, управляющие входы — c выходами

22 соответствующих блоков 8в-8 « а ныходы — с выходной шиной 26. Ьлок 7 управления подключен к счетчикам

)1,2,15О-15 „,18„ регистраМ 5,9у

9 Е,, 100 10а1, 20, 23, б:окам 80

8 7..1р 13в 130-1, 1бв-16 ), устройствам 11<-11 р 1 и узлам 14 -14 1

B блоке 7 управления (фиг.2) выход регистра 29 связан через дешкфра тор 32 микрооперацик с выходом блока 7, а выход регистра 30 соединен с регистром 28, Выход регистра 31 подключен через дешифратор 33 кода ветвления к одним входам элементов

И 34, с другкмк входами которых связаны входы блока 7. Выходы элементов V. 34 чере- элемент HJIM 35 соединень с регистром 28. Узел 27 памяти, регистры 28, 29, 30, 31 к дешифраторы 32 и 33 связаны с блоком

36 синхросигналов.

Принцип работы устройства состоит в следующем.

Для решения интегральных уравнений Фредгольма вида ч(х)+3 ч(з))с(х,s)ds =Е(х) (х;)= (х ); ч (х,)=О; т=0,g q (*ад) ч(Р ) (xp ч(")(х.). дч(Р+")(х ) . е()(х )=Е(р () дч(")(i 0 х )

j ) (5 ) ) (г < и);

p=0,4, координаты точек участка интегрирования (а,н), где где у(х ) — искомая функция, численный параметр; (o Ь3 — участок интегрирования с пределами а и н; х(х.,в) — известная функцкя„ называемая"ядро";

1 (х) - известная функция н устройстве реализуется итерационный алгоритм

1092511 порядок, число точек х1 участка интегрирования (а, в ), причем . h (С, где некоторое целое положительное число;

p — номер итерации; 5 (х;) — значение известной функции в точке (х;1 в значение НевЯзки в точ(Р1 ке х на р-й итерации>

1 (х;) — значение искомой функции )0 в точке И на р-й итера1 ции, (Р)

b3 (x.) — значение приращения иско1 мой функции в точке х, на р-й итерации; г> — разрядность представления кодов, 1 п — функция определения знака

>>> — некоторое целое положительное число, определен- о

- т ное из условия 2

b-a

\, с

=д ° — — — — »>an) .п

k(x,6.)- зйачение функции-ядра в точке х;э (р+ ) 1Рч!.

Определение значений Ь (х;),г (х,1и . (х;1 на каждой итерации осущест-у 11 вляется соответствующим блоком в каждом рабочем канале, число которых равно h, остальные 1-h каналов яв- ЗО ляются скользящим резервом и в вычислительном процессе не участвуют. По мере возникновения отказов рабочих

t каналов, образующих, будем считать, простейший поток отказов, резервные 35 каналы становятся рабочими, а отказавшие каналы переводятся в нерабочее состояние и не принимают участия в вычислительном процессе. Когда откажутс-Ъ рабочих каналов, весь 4() резерв будет исчерпан и отказ нового рабочего канала приведет к останову в связи с исчерпанием резерва и отказом всего устройства.

Работа устройства при решении ин- 45 тегрального уравнения начинается с режима "Загрузка", далее оно переходит к режиму "Обработка", и если ошибка не возникла, переходит в режим "Выгрузка" и останавливается. В случае появления ошибки в режиме "Обработка" устройство переходит в режим "Реконфигурация". затегл в режим "Загрузка", -, îòoì "Обработка", в котором анализируется появление ошибок и т.д.

В режиме"Загрузка" устройство загружает с входной шины 6 значения порядка h, ядра К (»;, ) начальные значения невяэки Я (х;)и начальные а приближения искомой функции (» (x; ) 60 включает г блоков 16 обнаружения

- г>> ошибок, а также загружает число 2

В режиме "Обработка" устройство в соответствии с описанным выше алгоритмом выполняет некоторое чис- 65 ло итераций, в каждой иэ которых оно определяет значения приращения искомой функции х(1(x; 1 значения ис(рy11 комой Функции > 1 (х. 1 и невяэки я (г 1(х; 1, а также контролирует с помощью h блоков 16 появление отказов в блоках 11, 13 и 15.

В режиме "Выгрузка" устройство выгружает полученные )> значений искомой функции (х;)на выходную шину 26.

B режиме "Реконфигурация" устройство осуществляет подключение резервных каналов путем смены глатематических адресов отказавшего рабочего и резервного каналов таким образом, что отказавший рабочий канал получает максимальный математический адрес исправного резервного канала, а исправный резервный канал — математический адрес отказавшего рабочего канала, который он заменяет.

Устройство работает следующим образом.

Перед началом работы каналам присваиваются математические адреса (МА1, равные их Физическим адресам (ФА ), т.е. канал с ФА=О получает

МА=-0, канал с ФА=1 — MA=1,..., канал с ФА=С вЂ вЂ” MA=3-1. Это осуще— ствляется путем занесения по сигналу с блока 7 в регистры 90-9С.гматематического адреса адресов йз регистров 10ц-10 С Физического

"адреса А в счетчик 18 по сигналу из блока 7 заносится максимальный математический адрес исправной резервной страницы С-1, который также указывает на то, что число рабочих (г и резервных с-) групп в сумме равно С.

B процессе работы устройства в режиме "Загрузка" с входной шины 6 в регистр 5 загружается значение порядка )> (фактически загружается код гг-1)., которое выбирается из условия г>(Си является постоянным для данного устройства.

Перед загрузкой значений ядра

"(x1,э)) счетчики 1 и 2 сбрасываются в "0", значения ядра )с(х„,э )записываются с входной шины 6 в блок

11 памяти с МА=О по адресу j, находящемуся в счетчике 1, причем после записи очередного значения содержимое счетчика 1 увеличивается на единицу. Запись значений ядра в этот блок 11 памяти производится до тех пор, пока содержимое счетчика

1 не станет равным содержимому >-1 регистра 5. После этого счетчик 1 сбрасывается в "0", а содержимое счетчика 2 увеличивается на единицу и начинается запись значений ядра к(х,s 1 в блок 11 памяти с МА=1.

Запись значений ядра в следующие блоки 11 памяти с МА=2 †(h — 1) производится до тех пор, пока содержимое счетчика 2 и содержимое счетчи1092511

10 ка 1 не станут равны содержимому

1 -1 регистра 5.

Перед загрузкой начальных значений ненязок E () (x () счетчик 2 сбрасывается н "0". Значение невяэки

E< )(xo) записывается с входной шины б и сумматора 13 с MA=0 по адресу (, находящемуся в счетчике 2„ причем после записи содержимое счетчика 2 увеличивается на единицу. Запись значений невязки в следующие блоки

13 с МА=1-(Ь-1) производится до тех пор, пока содержимое i счетчика 2 не станет равным содержимому регистра 5.

Перед загрузкой начальных приближений функции Ч() { ;) счетчик 2 сбрасывается в "О". Значение приближения функции 1 (х } записывается с (a) * входной шины б в счетчик 15 с МА=О по адресу i, находящемуся н счетчике 2, причем после записи содержимое 20

1 счетчика 2 унеличинается на единицу. Запись значений приближения функции в следующие счетчики 15 с

MA-=1 производится до тех пор; пока содержимое счетчика 2 не станет равным содержимому Ъ -1 регистра 5.

Для обнаружения ошибок я работе устройства 11, блокон 13 и счетчиков 15 с MA=0-(b-1) блок 7 управления обеспечинает включение с помощью 30 счетчика 2 первых b блоков 16 с

MA=0- (11-1 ? .

Таким образом, последние -Й устройств 11, блоков 13 и счетчикон

15 с МА=И-(P-1), входящих н соответ- 3; ствующие каналы с МА=В-(C,-1), не загружаются и соотнетстнующие им блоки 16 с NA=h-(Ч -1) не включаются, оставаясь в резерве.

Этот режим работы завершается загрузкой с входной шины б в регистр

23 числа 2, которое постоянно выдается на управляющие нходы коммутаторон 12.

В режиме "Обработка", к которому устройстно переходит после загрузки, происходит следующее.

Блок 7 управления отключает (блокирует ) выходы 22 всех t блоков сраннения 8 -8, на которых появляется

"1 " независимо от содержимого счетчика 2 и регистров 9 -9р, в то же время "1" на ныходе 25 всех блоков 8 -8 <определяется равенством содержимого счетчика 2 и регистров

9а

По сигналу с блока 7 узлы С4 с

MA=0-(l -1) выделяют приращения и у("((Х;), Эти приращения поступают на соотнетствующие счетчики 15 с

МА=О-(1 "1), н сумматоры 13 с МА=О- 60

-(< -1) и в коммутатор 24. Далее они на счетчиках 15 с MA=Î-{f-1) суммируются со значением интегрируемой функции Р)(x, ) полученной на предыдущей итерации, а в блоках 13 с NA-=0†(0-1,) вычитаются иэ соответствующих

=-начений невяэскf((x;).Затем из блоков 11 памяти с ИЛ=О-(Р-1) последовательно по адресам счетчика 1, адреса равны 0-(h-1), считываются значения ядра )с(х 8 ), сдвигаются на коммутаторах 12 и MA=0-(0 -1) и поступают a M TD 13 MA=0-(О-1L

Одновременно последовательно по тем же адресам счетчика 2, адреса равны О- (b-1), через коммутатор 24 в сумматоры 13 с МА=О-(Р -1) поступают приращения gy() "){g ).Таким образом, последние(-Ъ приращений из узлов 14 через коммутатор 24 не проходят, что позволяет исключить их иэ нычислиМльного процесса. В сумматорах 13 с МА=

=О-(5- )) происходит вычисление новых значений невязок (")(X,) . Блоки неиспользуемых к .налон с МА=)-(F-1! работают "вхОло ".ую", так как они никак не влияю на ход вычислительного процесса. И.грация заканчивается, когда содержимое счетчика 1 становится равным содержимому Ъ -1 регистра 5.

Выполнение итерации сопровождается контролем с помощью блоков 16

c MA=0-(h-.1) наличия ошибок, вызванных отказами типа "Генерато- Î" или

"Генератор 1" в блоках 11, 13 и 15 с MA==0-(Ü-1). В качестве блоков 16 могут быть использованы элементы снер,ки по модулю 2. При возникновении сигнала "Ошибка" в одном из блоков 16 с ИА=О- {g-1), одновременное.ноэникчовение сигналов "Ошибка" э нескольких блоках 16 невозможно, так как предполагается,ч:о поток откаэон простейший, блок 7 переводит устройство в режим "Реконфигурация".

В режиме "Реконфигурация" блок 7 управления включает (разблокирует) выходы 22 всех I блоков 8 -80 „ сравнения, "1" на которых при этом имеет место при равенстве содержимых счетчика 2 и соответствующего регглстра 9>-9 0 . Затем блок 7 управления передает на счетчик 2 иэ счетчика 18 максимальный математический адрес исправной резервной страницы, который, кроме того, указывает на суммарное число рабочих и исправных резервных каналов и сравнивает этот адрес с порядком, находящимся в регистре 5. Если адрес равен порядку, то происходит останов в связи с исчерпанием резерва и отказом всего устройства. В противном случае проиэводится с лена математических адресов откаэаншего и резервного каналов следующим образом.

В счетчик 2 принимается, например, МА=1, выданный сигналом "Ошибка" блока 16„ и"-. соотнетствующего регистра 9, отказавшего канала, имеющего ФА=1. По МА=-1, находящемуся на счетчике 2, блок 7 воям сиг1092511

12 налом отключает блок 161 и сигнал

"Ошибка" перестает выдаваться. Далее по МА=1 на счетчике 2 из регистра

10 н регистр 19 считывается соответствующий ФА=1. Происходит обмен содержимым между счетчиками 18 и 2 и между регистрами 20 и 19 через соответствующие связи. По МА=(-1, находящемуся на счетчике 2 н результате обмена, из регистра 10(.>н регистр 19 считывается соотнетствующий ФА=(-1. Происходит обмен содержимым только между регистрами 20 и 19. По ФА=1, находящемуся па регистре 1.9, с помощью дешифратора 21 на соответствуюций регистр 91 иэ счетчика 2 записывается MA=3-1. Происходит обмен содержимым между регистрами 19 и 20 и между счетчиками 2 и 18. По ФА=6-1, находящемуся на регистре 19 в результате обмена, с помощью дешифратора 21 на соответствующий регистр 9Р 1 из счетчика 2 записывается МА=1. Таким образом, МА= -1 оказывается записанным в регистр 91 отказавшего канала с ФА=1, MA=1 н регистр 9> исправного резервного канала. Содержимое счетчика 18, равное (— 1, уменьшается на единицу, в результате чего максимальный МА исправного резервного канала, который, кроме того, указывает на суммарное число рабочих

H исправных резервных каналов, становится равным f -2.

После режима "Реконфигурация" устройство переходит к режимам "Загрузка" и далее ",Обработка". При возникновении сигнала "Ошибка" в одном из блоков 16 ц, 16 (>, 16

-(1>- >! блок 7 опять и е р е води т устройство в режим " Реконфигурация " . П ри этом, если резерв не исчерп ан, макс имальный МА и сп р а в но го резервного канал а, равный - 2, присваивается новому отказавшему каналу, в МА от к а э а нщего канала присваивается этому исправному ре э е р в ному каналу . 3 атем содержимо е счетчика 1 8 уменьшается н а единицу .

В сл уч а е отсутствия ошибок во время выполнения требуемого числа и те р а ци и на счетчиках 1 5 находятся значения интегрируемой функции, и устройство переходит к режиму " Выгр у э к а " .

П ер ед выгрузкой значений и н тегрир уемо и ф у нкци и блок 7 управления включает (р а э бло к и р уе т ) выходы

2 2 н с ех блоков 8 - 8 сравнения, " 1 " на которых и ри этом имеет место

10 с MA=1-(1> -11 чроиЗЪодится до тех пор, пока содержимое счетчика 2 не станет равным содержимому 1>-1 регистра 5, т.е. содержимое .îñëåäíèõ

15 счетчиков 15 с МА=»-((> -11 соотнетствук>иих неиспользуемых каналов с

МА=1>- {1 -1! на выходную шину 26 не выдается.

Работа блока 7 управления (фиг.2! происходит следующим образом.

В регистры 29, 30 и 31 из узла 27 памяти считывается очередная микрокоманда. Содержимое регистра 29 поступает в дешифратор 32, на выходе ко25

45 только при равенстве содержимого счетчика 2 и соответстнующего регистра 9,> — 9 g. Затем счетчик 2 сбрасывается в "0". Значение интегрируемой функции ".оступает на выходную шину 26 иэ счетчика 15 с MA= †по -. адресу, находящемуся н счетчике

2, причем после выдачи содержимое счетчика ? увеличиваемся на единицу.. Выдача значений интегрируемой функции из следующих счетчиков 15 торого образуются сигналы управления узлами устройства (сброс н "0", увеличение на единицу содержимого счетчика, прием в регистр и т.д.) ..

Содержимое регистра 30, представляющее собой старшие разряды адреса следующей микрокоманды, непосрецственно поступает в регистр 28. Содержимое регистра 31 поступает через дешифратор 33 на элементы И 34, которые обеспечивают в соответствии с кодом ветвления и входными сигналами блока 7 формирование через элемент ИЛИ 35 младшего разряда адреса следующей микрокоманды. По вновь сформированному адресу считывается новая микрокоманда и т.д. Блок 7

gò>pñ:ÁÃ1eния <выполняя микрокомапды ми кропрограмм, записанных в узле 27 памяти, реализует режимы работы предложенного устройства.

Технико :>кономический эффект изобретения состоит н том, что по сравнению с устройством-прототипом оно позволяет повы ить надежность работы за счет наличия скользя»его резерва. Каналы устройства, являющиеся резервными, резервируют все рабочие каналы и заменяют их по мере возникновения отказов рабочих каналов. Кроме того, реализация скользящет:o резервирования в предложенном устрсистве не связана с уменьшением производительности и не требует больших аппаратурных затрат по сравнению с известными устройствами.

1092511

1092511 л 1 2

Ур:

Составитель В.Максимов

Техред С.Мигунова, Корректор Л.Пилипенко

Редактор Л.Алексеенко

Филиал ППП "Патент", r. Ужгооод. Ул. Проектная 4

Заказ 3256/33 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5